32位MIPS构架的流水线的逻辑设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-19页 |
| ·RISC 技术 | 第9-12页 |
| ·MIPS 发展史 | 第12-13页 |
| ·流水线技术 | 第13-15页 |
| ·什么是流水线 | 第13-14页 |
| ·流水线和频率的关系 | 第14-15页 |
| ·长流水线的问题 | 第15页 |
| ·国内 CPU 发展情况 | 第15-16页 |
| ·本文所做的工作和内容安排 | 第16-19页 |
| 第二章 32 位MIPS 系统结构 | 第19-35页 |
| ·32 位 MIPS 处理器系统结构 | 第19-33页 |
| ·MIPS 处理器 | 第19页 |
| ·MIPS 寄存器堆 | 第19-21页 |
| ·指令集 | 第21-26页 |
| ·MIPS 系统构架中 Cache 的设计 | 第26-27页 |
| ·MIPS 系统控制协处理器（CP0） | 第27-29页 |
| ·MIPS 中断和异常 | 第29-32页 |
| ·存储管理系统 | 第32-33页 |
| ·小结 | 第33-35页 |
| 第三章 流水线问题的处理和流水线的逻辑设计 | 第35-59页 |
| ·流水线问题的处理 | 第35-43页 |
| ·相关性问题 | 第35-36页 |
| ·相关性问题的处理 | 第36-43页 |
| ·流水线的设计 | 第43-57页 |
| ·流水线中 IF 阶段 | 第43-44页 |
| ·流水线中的 ID 阶段 | 第44-51页 |
| ·流水线中的 EXE 阶段 | 第51-53页 |
| ·流水线中的 MEM 阶段 | 第53-55页 |
| ·流水线中的 WB 阶段 | 第55-56页 |
| ·整个流水线的构架 | 第56-57页 |
| ·小结 | 第57-59页 |
| 第四章 流水线时序仿真结果 | 第59-67页 |
| ·流水线第一阶段 IF | 第59-60页 |
| ·流水线第二阶段 ID | 第60-63页 |
| ·流水线第三阶段 EXE | 第63-64页 |
| ·流水线第四阶段 MEM | 第64-65页 |
| ·流水线第五阶段 WB | 第65-66页 |
| ·小结 | 第66-67页 |
| 第五章 结论 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-72页 |
