CPU/FPGA混合架构上硬件线程执行机制的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题相关背景 | 第9-10页 |
| ·本文研究动机 | 第10-11页 |
| ·本文工作 | 第11-12页 |
| ·本文的组织结构 | 第12-13页 |
| ·本章小结 | 第13-14页 |
| 第2章 混合架构多线程技术相关研究 | 第14-27页 |
| ·可重配置架构 | 第14-16页 |
| ·现场可编程门阵列 | 第16-18页 |
| ·高级语言对硬件描述的支持 | 第18-21页 |
| ·共享内存多处理 | 第21-22页 |
| ·Scratch-Pad存储器 | 第22-23页 |
| ·软硬件协同编程模型 | 第23-25页 |
| ·操作系统对混合架构支持的不足 | 第25页 |
| ·本章小结 | 第25-27页 |
| 第3章 混合架构硬件线程模型 | 第27-32页 |
| ·软硬件多线程模型 | 第27-30页 |
| ·多线程执行模式 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第4章 混合架构上多线程结构设计 | 第32-48页 |
| ·混合架构多线程结构 | 第32-36页 |
| ·硬件线程执行器 | 第36-40页 |
| ·函数逻辑系统 | 第40-41页 |
| ·系统调用函数 | 第41-47页 |
| ·本章小结 | 第47-48页 |
| 第5章 混合架构多线程执行模式设计 | 第48-61页 |
| ·可执行文件生成流程 | 第48-50页 |
| ·可执行文件结构 | 第50-52页 |
| ·程序装载过程 | 第52-53页 |
| ·线程控制结构 | 第53-55页 |
| ·线程创建过程 | 第55-57页 |
| ·线程结束过程 | 第57页 |
| ·基于Scratch-Pad存储器的数据共享 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第6章 混合架构硬件线程实现和验证 | 第61-70页 |
| ·实验平台 | 第61-62页 |
| ·实验方案 | 第62页 |
| ·实验结果分析 | 第62-69页 |
| ·本章小结 | 第69-70页 |
| 第7章 总结和展望 | 第70-72页 |
| ·总结 | 第70-71页 |
| ·展望 | 第71-72页 |
| 参考文献 | 第72-77页 |
| 作者简历及在学期间所取得的科研成果 | 第77-78页 |
| 致谢 | 第78页 |
