32位MIPS微处理器内存管理单元的设计和验证
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-16页 |
| ·微处理器概述 | 第10-11页 |
| ·我国微处理器发展现状 | 第11-12页 |
| ·课题研究的意义 | 第12-13页 |
| ·本次课题研究的虚拟存储技术 | 第13-14页 |
| ·本文所作的工作及内容安排 | 第14-16页 |
| 第二章内存管理单元设计方案研究 | 第16-26页 |
| ·32 位MIPS处理器体系结构 | 第16-18页 |
| ·32 位MIPS处理器特性 | 第16-17页 |
| ·Mcore体系结构设计方案 | 第17-18页 |
| ·内存管理单元结构分析 | 第18-21页 |
| ·嵌入式处理器内存管理单元的结构 | 第18-20页 |
| ·Mcore内存管理单元的设计要求 | 第20-21页 |
| ·内存管理单元的设计方案 | 第21-26页 |
| ·页表项设计 | 第21-23页 |
| ·地址转换后备缓冲器（TLB）的设计 | 第23-24页 |
| ·地址空间保护和内存共享 | 第24-25页 |
| ·内存管理设计方案小结 | 第25-26页 |
| 第三章 内存管理单元的逻辑设计 | 第26-56页 |
| ·设计概述 | 第26-28页 |
| ·MMU的微体系结构设计 | 第28-30页 |
| ·MMU的数据通路设计 | 第30-55页 |
| ·MMU寄存器组的设计 | 第30-38页 |
| ·页表结构逻辑设计 | 第38-43页 |
| ·IDTLB模块逻辑设计 | 第43-47页 |
| ·JTLB模块逻辑设计 | 第47-55页 |
| ·MMU异常 | 第55页 |
| ·本章小节 | 第55-56页 |
| 第四章 内存管理单元的仿真验证 | 第56-72页 |
| ·内存管理单元的仿真验证 | 第56-67页 |
| ·概述 | 第56页 |
| ·时序仿真结果 | 第56-67页 |
| ·Mcore整体验证流程 | 第67-70页 |
| ·概述 | 第67-68页 |
| ·仿真测试结果 | 第68-70页 |
| ·实现结果 | 第70页 |
| ·本章小结 | 第70-72页 |
| 第五章 结束语 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-76页 |
