高性能嵌入式处理器低功耗技术研究
| 摘要 | 第1-7页 |
| Abstract | 第7-9页 |
| 目录 | 第9-12页 |
| 图目录 | 第12-15页 |
| 表目录 | 第15-16页 |
| 第1章 绪论 | 第16-24页 |
| ·研究背景 | 第16-21页 |
| ·微处理器发展现状 | 第16-18页 |
| ·嵌入式处理器发展动态 | 第18-21页 |
| ·功耗问题的重要性 | 第21页 |
| ·论文目标与研究内容 | 第21-23页 |
| ·论文的写作安排 | 第23-24页 |
| 第2章 处理器低功耗技术和功耗评估方法 | 第24-44页 |
| ·功耗的来源和量化分析 | 第24-26页 |
| ·处理器功耗优化技术 | 第26-32页 |
| ·系统级功耗优化技术 | 第26-27页 |
| ·结构级功耗优化技术 | 第27-30页 |
| ·动态变压变频技术 | 第30-31页 |
| ·多时钟域技术 | 第31页 |
| ·多核处理器等新型处理器上的低功耗技术 | 第31-32页 |
| ·处理器功耗评估方法 | 第32-39页 |
| ·结构级的功耗评估方法 | 第33-36页 |
| ·指令集功耗评估方法 | 第36-38页 |
| ·RTL级和电路级功耗评估方法 | 第38-39页 |
| ·小结 | 第39页 |
| ·高性能嵌入式处理器的设计及其功耗优化技术 | 第39-43页 |
| ·高性能嵌入式处理器的设计 | 第39-41页 |
| ·嵌入式处理器的低功耗技术 | 第41-43页 |
| ·结论 | 第43-44页 |
| 第3章 基于FPGA的处理器功耗评估方法 | 第44-66页 |
| ·评估方法的流程简介 | 第44-45页 |
| ·实验对象 | 第45-46页 |
| ·功耗评估流程 | 第46-49页 |
| ·处理器模块的划分 | 第46页 |
| ·静态功耗的获取 | 第46-49页 |
| ·功耗计算 | 第49页 |
| ·准确度验证 | 第49-59页 |
| ·验证方法和初步验证结果 | 第50-52页 |
| ·不同结构下的情况 | 第52-54页 |
| ·不同工艺下的情况 | 第54-56页 |
| ·门控时钟带来的影响 | 第56-58页 |
| ·小结 | 第58-59页 |
| ·功耗评估速度对比 | 第59页 |
| ·实验结果 | 第59-62页 |
| ·应用实例——动态采集功耗变化 | 第62页 |
| ·讨论 | 第62-64页 |
| ·基于线性回归的功耗评估方法 | 第63-64页 |
| ·结论 | 第64-66页 |
| 第4章 基于延迟写回的嵌入式处理器设计 | 第66-80页 |
| ·嵌入式处理器的结构 | 第66-67页 |
| ·嵌入式处理器微体系结构简介 | 第66页 |
| ·龙芯GS232嵌入式处理器 | 第66-67页 |
| ·基于延迟写回的嵌入式处理器 | 第67-73页 |
| ·处理器中寄存器堆的组织方式 | 第67-68页 |
| ·寄存器访问的局部性 | 第68-69页 |
| ·寄存器堆延迟写回技术 | 第69-70页 |
| ·基于延迟写回的GS232实现 | 第70-72页 |
| ·时序和功耗分析 | 第72页 |
| ·实验结果 | 第72-73页 |
| ·基于限制取指的寄存器堆延迟写回 | 第73-79页 |
| ·限制取指技术 | 第73-74页 |
| ·实验结果 | 第74-79页 |
| ·结论 | 第79-80页 |
| 第5章 嵌入式处理器的异构设计 | 第80-91页 |
| ·同指令集异构处理器的结构设计 | 第80-83页 |
| ·异构处理器的功耗优势 | 第83-88页 |
| ·理论分析 | 第84-86页 |
| ·模拟实验 | 第86-87页 |
| ·使用实际功耗记录进行模拟 | 第87-88页 |
| ·实例 | 第88-89页 |
| ·切换时间带来的影响 | 第89-90页 |
| ·结论 | 第90-91页 |
| 第6章 结论 | 第91-94页 |
| ·本文工作总结和贡献 | 第91-92页 |
| ·未来的研究方向 | 第92-94页 |
| 参考文献 | 第94-101页 |
| 在读期间发表的学术论文与取得的研究成果 | 第101-102页 |
| 在读期间参与的科研项目 | 第102-103页 |
| 致谢 | 第103页 |
