基于Cell多核处理器的MPEG-2视频解码技术的研究
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-10页 |
| 1 绪论 | 第10-16页 |
| ·课题研究背景 | 第10-14页 |
| ·多核处理器的发展趋势 | 第10-12页 |
| ·多媒体技术及其处理需求 | 第12-14页 |
| ·研究内容 | 第14-16页 |
| 2 Cell处理器的异构多核体系结构 | 第16-27页 |
| ·Cell处理器 | 第16-21页 |
| ·Cell处理器产生的历史 | 第16页 |
| ·Cell处理器的体系结构 | 第16-21页 |
| ·Cell处理器编程概述 | 第21-27页 |
| ·基本编程模型 | 第21-23页 |
| ·PPE和SPE的向量指令集 | 第23-24页 |
| ·PPE和SPE间数据通信方式 | 第24页 |
| ·程序编译及控制流 | 第24-27页 |
| 3 MPEG-2的视频压缩算法 | 第27-37页 |
| ·MPEG-2视频标准简介 | 第27页 |
| ·MPEG-2视频编码结构 | 第27-32页 |
| ·MPEG-2视频解码过程 | 第32-37页 |
| 4 MPEG-2解码在Cell处理器上的加速方法 | 第37-45页 |
| ·移植方案 | 第37-38页 |
| ·分解方案 | 第38-41页 |
| ·加速及优化方案 | 第41-45页 |
| ·IDCT的SIMD并行加速 | 第41-42页 |
| ·DMA优化 | 第42-43页 |
| ·编译器优化 | 第43-45页 |
| 5 MPEG-2解码的软件程序设计 | 第45-59页 |
| ·程序移植及分解工作 | 第45-48页 |
| ·2维IDCT算法的SIMD实现 | 第48-52页 |
| ·1维IDCT的并行实现 | 第48-50页 |
| ·矩阵转置的SIMD实现 | 第50-52页 |
| ·MEPG-2解码过程的DMA实现 | 第52-57页 |
| ·DMA过程实现及优化 | 第52-54页 |
| ·三缓存区的优势 | 第54-57页 |
| ·减少分支预测错误 | 第57-59页 |
| 6 实验数据及分析 | 第59-66页 |
| ·测试环境及平台 | 第59页 |
| ·用于测试的MPEG-2视频流 | 第59-61页 |
| ·性能分析 | 第61-66页 |
| 7 总结与展望 | 第66-68页 |
| ·总结 | 第66页 |
| ·改进方向和未来工作展望 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 作者简历 | 第71页 |