| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第1章 绪论 | 第13-23页 |
| ·课题的研究背景 | 第13-15页 |
| ·分片式成为体系结构的发展趋势 | 第13-14页 |
| ·分片式处理器体系结构中一级数据缓存面临的挑战 | 第14-15页 |
| ·分片式处理器上一级数据缓存的相关工作 | 第15-21页 |
| ·RAW 上的一级数据缓存 | 第15-17页 |
| ·WaveScalar 上的一级数据缓存 | 第17-18页 |
| ·TRIPS 上的一级数据缓存 | 第18-19页 |
| ·小结 | 第19-21页 |
| ·论文的主要工作和目标 | 第21-22页 |
| ·论文的目标和主要工作 | 第21页 |
| ·论文的研究方法 | 第21-22页 |
| ·论文的结构 | 第22-23页 |
| 第2章 TPA-PI 处理器上一级数据缓存的设计 | 第23-50页 |
| ·TPA-PI 体系结构介绍 | 第23-28页 |
| ·TPA-PI 处理器体系结构提出的技术背景 | 第23-24页 |
| ·TPA-PI 微体系结构概述 | 第24-27页 |
| ·TPA-PI 块执行模型 | 第27-28页 |
| ·Load&Store 队列 | 第28-34页 |
| ·Load&Store 队列的状态 | 第28-30页 |
| ·Load&Store 队列的操作 | 第30-34页 |
| ·TPA-PI 上一级数据缓存间的互连网络 | 第34-36页 |
| ·数据状态网络 | 第34-35页 |
| ·全局控制网络 | 第35-36页 |
| ·缺失处理单元及存储依赖预测器 | 第36-42页 |
| ·缺失处理单元 | 第36-39页 |
| ·存储依赖预测器 | 第39-42页 |
| ·Cache 和 TLB | 第42-45页 |
| ·Load&Store 指令处理流水线介绍 | 第45-49页 |
| ·Load 指令处理流水线 | 第45-48页 |
| ·Store 指令处理流水线 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第3章 存储依赖预测器的改进 | 第50-60页 |
| ·块执行模型上的应用数据依赖特征分析 | 第50-55页 |
| ·TPA-PI 执行模型的数据依赖分析 | 第50-53页 |
| ·存储依赖预测器分析 | 第53-55页 |
| ·存储依赖预测的相关工作 | 第55-57页 |
| ·存储依赖预测器的改进 | 第57-58页 |
| ·存储依赖预测器(MDP)的状态 | 第57页 |
| ·存储依赖预测器的操作 | 第57-58页 |
| ·性能评测 | 第58-59页 |
| ·改进前后对比 | 第59页 |
| ·本章小结 | 第59-60页 |
| 第4章 利用数据预取机制降低块执行模型的访存延迟 | 第60-70页 |
| ·块执行模型的访存特征 | 第60-63页 |
| ·TPA-PI 块执行模型的访存模式 | 第60-62页 |
| ·Load 指令访存局部性分析 | 第62-63页 |
| ·数据预取的相关工作 | 第63-66页 |
| ·Cache 预取概述 | 第63-65页 |
| ·Cache 预取的算法 | 第65-66页 |
| ·数据预取策略 | 第66-68页 |
| ·Load 数据预取 | 第66-68页 |
| ·Store 数据预取 | 第68页 |
| ·预取的性能评测 | 第68-69页 |
| ·Store 指令提交时的一级缓存命中率 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第5章 一级数据缓存的软件模拟和性能评测 | 第70-75页 |
| ·一级数据缓存软件模拟器的实现 | 第70-71页 |
| ·互连网络模块实现 | 第70-71页 |
| ·Load 指令处理模块：process_load()函数实现 | 第71页 |
| ·提交模块：process_commit()函数实现 | 第71页 |
| ·性能评测 | 第71-74页 |
| ·优化对资源的占用 | 第72页 |
| ·Load&Store 指令的访存延迟 | 第72-74页 |
| ·优化对TPA-PI 性能的影响 | 第74页 |
| ·本章小结 | 第74-75页 |
| 第6章 论文总结 | 第75-77页 |
| ·论文工作总结 | 第75-76页 |
| ·未来的研究工作 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 攻读学位期间发表的学术论文及成果 | 第81-82页 |
| 在读期间参与的科研项目 | 第82页 |