| 摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 第1章 绪论 | 第11-14页 |
| ·研究的背景 | 第11-12页 |
| ·课题的来源 | 第12页 |
| ·论文的主要内容 | 第12-14页 |
| 第2章 设计方法和流程 | 第14-18页 |
| ·IC设计流程 | 第14-16页 |
| ·本论文采用的设计方法 | 第16-18页 |
| 第3章 EM78系列单片机规格的研究 | 第18-23页 |
| ·EM78系列单片机概述 | 第18-19页 |
| ·EM78主要功能特点 | 第19-20页 |
| ·EM78指令系统 | 第20-21页 |
| ·EM78指令寻址方式 | 第21-23页 |
| 第4章 RISC_CPU的Verilog HDL设计 | 第23-47页 |
| ·系统结构 | 第23-24页 |
| ·指令系统 | 第24-26页 |
| ·时序设计 | 第26-27页 |
| ·主要模块的设计 | 第27-39页 |
| ·顶层模块 | 第27-29页 |
| ·时钟产生模块 | 第29页 |
| ·PC指针模块 | 第29-32页 |
| ·译码模块 | 第32-33页 |
| ·ALU模块 | 第33-36页 |
| ·取数模块 | 第36-37页 |
| ·回写模块 | 第37页 |
| ·RAM模块 | 第37-39页 |
| ·ROM模块 | 第39页 |
| ·仿真验证 | 第39-47页 |
| ·初始化的ROM和 RAM部分内容 | 第40-41页 |
| ·整体仿真图 | 第41-47页 |
| 第5章 RISC_CPU扩展到MCU核的研究 | 第47-75页 |
| ·总体设计描述 | 第47-50页 |
| ·功能框图 | 第47-48页 |
| ·引脚排列 | 第48页 |
| ·引脚描述 | 第48-49页 |
| ·应用方法 | 第49-50页 |
| ·详细电路设计 | 第50-73页 |
| ·TIMING时序发生器分析说明 | 第50-52页 |
| ·SRAM部分分析说明 | 第52-53页 |
| ·WDT(看门狗)分析说明 | 第53-57页 |
| ·预分频器分析说明 | 第57页 |
| ·TCC定时/计数器分析说明 | 第57-60页 |
| ·ROM2D部分说明 | 第60页 |
| ·I/O部分分析说明 | 第60-63页 |
| ·DECODE部分分析说明 | 第63-64页 |
| ·ALU部分分析说明 | 第64-69页 |
| ·PC部分分析说明 | 第69-71页 |
| ·睡眠与唤醒分析说明 | 第71-73页 |
| ·MCU核的仿真验证 | 第73-75页 |
| 结论 | 第75-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 攻读学位期间发表的论文及科研成果 | 第81页 |