| 摘要 | 第1-7页 |
| ABSTRACT | 第7-20页 |
| 第1章 绪论 | 第20-33页 |
| ·研究背景 | 第20-24页 |
| ·半导体工艺发展对处理器体系结构的影响 | 第20-21页 |
| ·分片式处理器及研究意义 | 第21-24页 |
| ·分片式处理器体系结构设计中的关键问题 | 第24-30页 |
| ·处理器核的粒度 | 第24-26页 |
| ·适应不同并行性应用的能力 | 第26-27页 |
| ·程序执行模型 | 第27-29页 |
| ·处理单元间的互连 | 第29-30页 |
| ·论文研究目标和主要工作 | 第30-31页 |
| ·论文结构 | 第31-33页 |
| 第2章 分片式处理器的相关研究工作 | 第33-51页 |
| ·RAW和TILE64 | 第33-37页 |
| ·执行模型 | 第33-35页 |
| ·RAW体系结构 | 第35-36页 |
| ·TILE64体系结构 | 第36-37页 |
| ·Smart Memories | 第37-40页 |
| ·执行模型 | 第38-39页 |
| ·Smart Memories体系结构 | 第39-40页 |
| ·TRIPS和TFLEX | 第40-42页 |
| ·执行模型 | 第40-41页 |
| ·TRIPS体系结构 | 第41页 |
| ·TFLEX体系结构 | 第41-42页 |
| ·WaveScalar | 第42-45页 |
| ·执行模型 | 第42-44页 |
| ·WaveCache体系结构 | 第44-45页 |
| ·Multiscalar | 第45-47页 |
| ·执行模型 | 第45-46页 |
| ·Multiscalar体系结构 | 第46-47页 |
| ·分片式处理器体系结构发展趋势总结 | 第47-51页 |
| 第3章 类数据流驱动的程序执行模型 | 第51-77页 |
| ·冯·诺依曼计算模型的局限性 | 第51-54页 |
| ·自身的局限性 | 第51-53页 |
| ·冯·诺依曼结构在多核时代的问题 | 第53-54页 |
| ·数据流驱动的执行 | 第54-62页 |
| ·数据流执行的原理 | 第54-55页 |
| ·数据流图 | 第55-57页 |
| ·数据流模型的结构及分类 | 第57-60页 |
| ·数据流计算模型分析 | 第60-62页 |
| ·类数据流计算模型的原理 | 第62-68页 |
| ·混合式计算模型的分类 | 第62-64页 |
| ·早期的混合数据流机制 | 第64页 |
| ·程序中的数据流局部性分析 | 第64-66页 |
| ·类数据流计算模型 | 第66-68页 |
| ·类数据流驱动的程序执行模型 | 第68-72页 |
| ·超块结构 | 第68-70页 |
| ·类数据流驱动的程序执行模型 | 第70-72页 |
| ·类数据流驱动程序执行模型中的数据通信 | 第72页 |
| ·一种类数据流驱动执行的指令集体系结构DISC-I | 第72-75页 |
| ·指令集概述 | 第73-74页 |
| ·显式目标编码 | 第74-75页 |
| ·编译支持 | 第75-76页 |
| ·小结 | 第76-77页 |
| 第4章 类数据流驱动的分片式处理器体系结构设计空间分析 | 第77-113页 |
| ·类数据流驱动的分片式处理器体系结构抽象模型 | 第77-83页 |
| ·微体系结构概述 | 第77-78页 |
| ·全局控制单元CT | 第78-79页 |
| ·执行单元ET | 第79-80页 |
| ·寄存器单元RT | 第80页 |
| ·一级指令Cache IT和一级数据Cache DT | 第80-81页 |
| ·片上互连网络 | 第81-83页 |
| ·基于超块的激进执行模型分析 | 第83-94页 |
| ·基于控制流的激进执行模型分析 | 第83-89页 |
| ·基于数据流的激进执行模型分析 | 第89-93页 |
| ·小结 | 第93-94页 |
| ·片上互连拓扑结构分析 | 第94-98页 |
| ·互连拓扑结构设计方案 | 第94-95页 |
| ·拓扑结构性能评价指标 | 第95-96页 |
| ·实验结果及分析 | 第96-98页 |
| ·小结 | 第98页 |
| ·数据预取机制分析 | 第98-105页 |
| ·数据预取算法 | 第99页 |
| ·类数据流驱动程序执行模型中的数据预取 | 第99-102页 |
| ·仿真实验结果及分析 | 第102-105页 |
| ·小结 | 第105页 |
| ·分片式处理器设计方案优化 | 第105-111页 |
| ·应用在类数据流驱动程序执行模型上的特征分析 | 第105-109页 |
| ·分片式处理器体系结构设计的优化思想 | 第109-111页 |
| ·小结 | 第111-113页 |
| 第5章 TPA-PI:一种类数据流驱动的分片式处理器体系结构 | 第113-144页 |
| ·引言 | 第113-114页 |
| ·TPA-PI处理器体系结构概述 | 第114-116页 |
| ·TPA-PI处理器体系结构 | 第114-115页 |
| ·分布式的执行控制 | 第115-116页 |
| ·功能部件4FU设计 | 第116-122页 |
| ·基本流水线 | 第117-118页 |
| ·流水线的数据通路 | 第118-122页 |
| ·控制模块 | 第122-128页 |
| ·逻辑功能描述 | 第122-124页 |
| ·控制流转移预测 | 第124-126页 |
| ·控制系统设计 | 第126-128页 |
| ·寄存器模块Reg | 第128-132页 |
| ·Reg微体系结构 | 第129-131页 |
| ·执行机制 | 第131-132页 |
| ·指令Cache | 第132-133页 |
| ·逻辑功能描述 | 第132-133页 |
| ·块头指令Cache | 第133页 |
| ·常规指令Cache | 第133页 |
| ·内数据Cache | 第133-137页 |
| ·分布式的Load/Store队列 | 第135页 |
| ·分布式的访存依赖预测器 | 第135-137页 |
| ·片上互连网络 | 第137-143页 |
| ·操作数网络 | 第138-141页 |
| ·其它网络 | 第141-143页 |
| ·小结 | 第143-144页 |
| 第6章 TPA-PI处理器的性能评测 | 第144-158页 |
| ·应用开发环境 | 第144-147页 |
| ·软硬件环境 | 第144-145页 |
| ·TPA-PI软件模拟器的实现 | 第145-147页 |
| ·TPA-PI性能评测 | 第147-156页 |
| ·基本模型评测 | 第147-148页 |
| ·激进执行对TPA-PI性能的影响 | 第148-150页 |
| ·发射宽度和指令窗口对TPA-PI性能的影响 | 第150-151页 |
| ·操作数网络对TPA-PI性能的影响 | 第151-153页 |
| ·与超标量处理器的比较 | 第153-156页 |
| ·TPA-PI的性能提升潜力 | 第156页 |
| ·小结 | 第156-158页 |
| 第7章 全文总结 | 第158-164页 |
| ·研究工作和成果 | 第158-161页 |
| ·主要创新 | 第161-162页 |
| ·进一步的工作 | 第162-164页 |
| 参考文献 | 第164-170页 |
| 致谢 | 第170-172页 |
| 在读期间发表的学术论文与取得的研究成果 | 第172-174页 |
| 在读期间参与的科研项目 | 第174页 |
