兼容51指令的8位MCU IP CORE开发
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-11页 |
| 第一章 绪论 | 第11-17页 |
| ·SOC和IP技术 | 第11-13页 |
| ·SOC中的关键技术 | 第12-13页 |
| ·IP技术 | 第13页 |
| ·IP核的国内外发展现状 | 第13-15页 |
| ·国外IP核发展状况 | 第14页 |
| ·国内SOC IP核技术的发展 | 第14-15页 |
| ·课题研究的意义 | 第15-17页 |
| 第二章 IP设计方法与流程 | 第17-22页 |
| ·IP设计的风格 | 第17-19页 |
| ·软核的优势 | 第19页 |
| ·研究方法以及技术路线 | 第19-22页 |
| 第三章 控制核总体构架设计 | 第22-29页 |
| ·控制器核的整体结构 | 第22-23页 |
| ·指令集分析以及实现 | 第23-27页 |
| ·CISC指令系统 | 第23-24页 |
| ·RISC指令系统 | 第24-25页 |
| ·指令类型的分析 | 第25-26页 |
| ·指令寻址方式的分析 | 第26-27页 |
| ·MCU核的模块划分 | 第27-29页 |
| 第四章 控制器各个模块的设计以及模块功能验证 | 第29-56页 |
| ·时序设计 | 第29页 |
| ·ALU单元的实现 | 第29-39页 |
| ·加/减模块 | 第30-31页 |
| ·乘法模块 | 第31-32页 |
| ·除法模块 | 第32-34页 |
| ·十进制调整模块 | 第34-36页 |
| ·逻辑运算模块 | 第36-37页 |
| ·ALU单元的整合 | 第37-39页 |
| ·控制器单元的实现 | 第39-50页 |
| ·控制器实现方式的选择 | 第39-42页 |
| ·控制器实现过程 | 第42-48页 |
| ·控制单元的整合 | 第48-50页 |
| ·串口单元的实现 | 第50-53页 |
| ·串口的特点 | 第50-51页 |
| ·串行口的工作方式 | 第51-52页 |
| ·波特率的设定 | 第52页 |
| ·设计中时钟的选择 | 第52-53页 |
| ·计数器/定时器单元的实现 | 第53-54页 |
| ·方式控制寄存器 | 第53页 |
| ·计数器/定时器的工作方式 | 第53-54页 |
| ·存储器单元的实现 | 第54页 |
| ·MCUIP的整合 | 第54-56页 |
| 第五章 IP CORE的综合、仿真验证和性能分析 | 第56-72页 |
| ·RTL级仿真 | 第56-62页 |
| ·逻辑综合 | 第62-67页 |
| ·综合的定义 | 第62-63页 |
| ·综合的过程 | 第63-64页 |
| ·本设计综合过程 | 第64-67页 |
| ·设置综合约束 | 第64-65页 |
| ·综合结果 | 第65-67页 |
| ·硬件验证 | 第67-72页 |
| ·验证流程 | 第67-70页 |
| ·硬件验证时序 | 第70-72页 |
| 结论 | 第72页 |
| 本文创新点 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-78页 |
| 在学校期间发表的学术论文与研究成果 | 第78-79页 |
| 附件 1 测试用例 | 第79-84页 |
| 附件 2 测试结果 | 第84页 |
