一种高效片间互联接口协议的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-25页 |
| 1.1 课题背景及研究的目的和意义 | 第11-12页 |
| 1.2 片间互联研究现状 | 第12-23页 |
| 1.2.1 PCI Express协议简述 | 第12-15页 |
| 1.2.2 HyperTransport实现技术 | 第15-16页 |
| 1.2.3 快速通道互联应用示例 | 第16-18页 |
| 1.2.4 HyperLink设计方案 | 第18-20页 |
| 1.2.5 RapidIO功能简述 | 第20-21页 |
| 1.2.6 Aurora实现方案 | 第21-23页 |
| 1.2.7 对比小结 | 第23页 |
| 1.3 主要研究内容 | 第23-25页 |
| 第2章 片间互联的相关技术研究 | 第25-36页 |
| 2.1 引言 | 第25-26页 |
| 2.2 系统级封装技术 | 第26-27页 |
| 2.3 片间互联拓扑结构 | 第27-29页 |
| 2.3.1 树结构 | 第27页 |
| 2.3.2 胖树结构 | 第27-28页 |
| 2.3.3 全互联结构 | 第28-29页 |
| 2.4 链路实现技术 | 第29-30页 |
| 2.4.1 并行技术 | 第29页 |
| 2.4.2 串行技术 | 第29-30页 |
| 2.5 SerDes技术 | 第30-35页 |
| 2.5.1 SerDes简介 | 第30-31页 |
| 2.5.2 常见架构 | 第31-32页 |
| 2.5.3 8b/10b架构 | 第32-34页 |
| 2.5.4 性能要素 | 第34-35页 |
| 2.6 本章小结 | 第35-36页 |
| 第3章 协议定义 | 第36-50页 |
| 3.1 引言 | 第36页 |
| 3.2 分层架构 | 第36-40页 |
| 3.2.1 事务层 | 第37-38页 |
| 3.2.2 数据链路层 | 第38-39页 |
| 3.2.3 物理层 | 第39-40页 |
| 3.3 实现方案 | 第40-45页 |
| 3.3.1 基本概念 | 第40-41页 |
| 3.3.2 功能寄存器 | 第41-42页 |
| 3.3.3 包头控制字 | 第42页 |
| 3.3.4 协议实现 | 第42-45页 |
| 3.4 工作流程 | 第45-48页 |
| 3.4.1 工作模式 | 第45-47页 |
| 3.4.2 编程模型 | 第47-48页 |
| 3.5 具体选择 | 第48-49页 |
| 3.5.1 缓冲区 | 第48-49页 |
| 3.5.2 错误校验码 | 第49页 |
| 3.6 本章小结 | 第49-50页 |
| 第4章 实验结果 | 第50-68页 |
| 4.1 引言 | 第50页 |
| 4.2 软件仿真 | 第50-59页 |
| 4.2.1 仿真环境 | 第50-51页 |
| 4.2.2 实验方法 | 第51-56页 |
| 4.2.3 结果分析 | 第56-59页 |
| 4.3 FPGA原型验证 | 第59-66页 |
| 4.3.1 验证环境 | 第59-61页 |
| 4.3.2 实验方法 | 第61-65页 |
| 4.3.3 结果分析 | 第65-66页 |
| 4.4 综合评估 | 第66-67页 |
| 4.5 本章小结 | 第67-68页 |
| 结论 | 第68-69页 |
| 参考文献 | 第69-74页 |
| 攻读硕士学位期间所发表的学术论文 | 第74-75页 |
| 致谢 | 第75-76页 |
