一款32位SoC芯片的晶圆级测试
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第12-17页 |
| 1.1 晶圆级测试和自动测试设备的发展现状 | 第12-13页 |
| 1.2 wafer测试的意义和特点 | 第13-15页 |
| 1.3 论文的主要内容 | 第15-17页 |
| 第2章 wafer测试系统建立 | 第17-26页 |
| 2.1 准备工作 | 第17-20页 |
| 2.1.1 编写测试计划 | 第17-19页 |
| 2.1.1.1 测试机资源分配使用 | 第17页 |
| 2.1.1.2 测试项目 | 第17-19页 |
| 2.1.2 确定芯片的管脚焊盘 | 第19页 |
| 2.1.3 相关开发软件 | 第19页 |
| 2.1.4 被测器件板卡连接 | 第19-20页 |
| 2.2 探卡 | 第20-22页 |
| 2.3 探针台 | 第22-23页 |
| 2.4 测试环境 | 第23-24页 |
| 2.5 测试机 | 第24-26页 |
| 第3章 32位SoC wafer的量产测试 | 第26-46页 |
| 3.1 测试程序 | 第26-32页 |
| 3.1.1 开短路测试 | 第27-28页 |
| 3.1.2 直流测试 | 第28-29页 |
| 3.1.3 功能测试 | 第29-31页 |
| 3.1.4 SN号的写入 | 第31-32页 |
| 3.2 测试pattern的开发 | 第32-38页 |
| 3.2.1 算法 | 第33-36页 |
| 3.2.2 看门狗定时器 | 第36-37页 |
| 3.2.3 接口 | 第37页 |
| 3.2.4 可编程中断定时器 | 第37页 |
| 3.2.5 随机存取存储器 | 第37-38页 |
| 3.2.6 boot下载 | 第38页 |
| 3.3 可测性设计 | 第38-46页 |
| 3.3.1 定义 | 第38-39页 |
| 3.3.2 可测性设计的分类 | 第39-43页 |
| 3.3.2.1 扫描设计 | 第39-40页 |
| 3.3.2.2 边界扫描测试 | 第40-41页 |
| 3.3.2.3 内建自测试 | 第41-43页 |
| 3.3.3 课题中的内建自测试 | 第43-46页 |
| 第4章 测试过程和结果 | 第46-59页 |
| 4.1 上片流程 | 第46-47页 |
| 4.2 测试系统控制 | 第47-48页 |
| 4.3 调试与测试 | 第48-51页 |
| 4.4 测试结果 | 第51-59页 |
| 第5章 测试程序修改与后期跟踪验证 | 第59-63页 |
| 5.1 修改测试pattern | 第59-60页 |
| 5.2 可靠性与稳定性验证 | 第60-62页 |
| 5.3 芯片封装后的功能验证及长期监控 | 第62页 |
| 5.4 测试升级 | 第62-63页 |
| 第6章 结论与展望 | 第63-65页 |
| 6.1 结论 | 第63页 |
| 6.2 展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
