摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第10-17页 |
1.1 集成电路测试概述 | 第10-11页 |
1.2 ATE 测试 | 第11-13页 |
1.2.1 自动测试设备(ATE) | 第11-12页 |
1.2.2 ATE 国内外应用现状 | 第12-13页 |
1.2.3 ATE 面临的挑战 | 第13页 |
1.3 基于 ATE 的射频芯片测试技术研究现状及发展趋势 | 第13-15页 |
1.3.1 国内外研究现状 | 第13-14页 |
1.3.2 发展趋势 | 第14-15页 |
1.3.3 面临的挑战 | 第15页 |
1.4 主要研究工作 | 第15-16页 |
1.5 论文结构安排 | 第16-17页 |
第二章 射频芯片测试原理 | 第17-28页 |
2.1 RF 芯片的种类及其重要参数 | 第17-20页 |
2.1.1 低噪声放大器(LNA) | 第17页 |
2.1.2 射频功率放大器(PA) | 第17-18页 |
2.1.3 射频滤波器 | 第18页 |
2.1.4 混频器 | 第18-19页 |
2.1.5 振荡器 | 第19页 |
2.1.6 锁相环 | 第19-20页 |
2.2 散射参数(S 参数)与测试 | 第20-22页 |
2.2.1 S 参数的定义 | 第20-21页 |
2.2.2 S 参数的测量 | 第21-22页 |
2.3 LNA 测试方法 | 第22-27页 |
2.3.1 增益测试 | 第22页 |
2.3.2 噪声系数测试 | 第22-24页 |
2.3.3 回波损耗测试 | 第24-25页 |
2.3.4 1dB 压缩点测试 | 第25-26页 |
2.3.5 三阶交调截取点测试 | 第26-27页 |
2.4 本章小结 | 第27-28页 |
第三章 测试电路板设计技术 | 第28-38页 |
3.1 阻抗匹配 | 第28-30页 |
3.1.1 阻抗匹配原理 | 第28页 |
3.1.2 阻抗匹配的实现 | 第28-30页 |
3.2 传输线理论 | 第30-34页 |
3.2.1 特性阻抗分析 | 第30-33页 |
3.2.2 阻抗控制方法 | 第33-34页 |
3.3 PCB 的布局布线 | 第34-36页 |
3.3.1 布局 | 第34-35页 |
3.3.2 布线 | 第35-36页 |
3.4 PCB 测试板设计与测试结果分析 | 第36-37页 |
3.5 本章小结 | 第37-38页 |
第四章 基于 Test-bench 的射频芯片测试 | 第38-54页 |
4.1 虚拟仪器及 LabVIEW | 第38-40页 |
4.1.1 虚拟仪器 | 第38-39页 |
4.1.2 LabVIEW | 第39-40页 |
4.2 被测芯片的测试条件 | 第40页 |
4.3 测试系统组成 | 第40-42页 |
4.3.1 直流电源 | 第40页 |
4.3.2 微波网络分析仪 PNA | 第40-41页 |
4.3.3 微波信号发生器 PSG | 第41页 |
4.3.4 信号分析仪 PXA | 第41-42页 |
4.4 Test-bench 的搭建 | 第42-52页 |
4.4.1 直流电源模块 | 第43-44页 |
4.4.2 PNA 模块 | 第44-46页 |
4.4.3 PSG 模块 | 第46-48页 |
4.4.4 PXA 模块 | 第48-52页 |
4.5 测试结果与分析 | 第52-53页 |
4.6 本章总结 | 第53-54页 |
第五章 基于 ATE 的射频芯片测试 | 第54-68页 |
5.1 UltraFLEX | 第54-55页 |
5.1.1 硬件结构 | 第54-55页 |
5.1.2 软件平台 | 第55页 |
5.2 多站点测试技术 | 第55-56页 |
5.3 测试程序开发 | 第56-65页 |
5.3.1 电源加载(Power Up) | 第57-58页 |
5.3.2 S 参数 | 第58-61页 |
5.3.3 噪声系数 | 第61-63页 |
5.3.4 1dB 压缩点 | 第63页 |
5.3.5 三阶交调截止点 | 第63-65页 |
5.4 测试程序的调试与优化 | 第65页 |
5.5 ATE 测试与 bench 测试的对比 | 第65-66页 |
5.6 测试结果分析 | 第66-67页 |
5.7 本章总结 | 第67-68页 |
第六章 总结与展望 | 第68-70页 |
6.1 主要工作总结 | 第68页 |
6.2 对未来研究工作的展望 | 第68-70页 |
参考文献 | 第70-73页 |
攻读硕士学位期间取得的研究成果 | 第73-74页 |
致谢 | 第74-75页 |
附件 | 第75页 |