| 摘要 | 第1-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-16页 |
| ·课题的研究背景 | 第11页 |
| ·相关验证技术研究 | 第11-14页 |
| ·模拟验证 | 第12页 |
| ·FPGA 仿真 | 第12-13页 |
| ·形式化验证 | 第13-14页 |
| ·课题的研究内容 | 第14-15页 |
| ·本文的结构 | 第15-16页 |
| 第二章 YHFT-DX CPU 内核的模拟验证 | 第16-35页 |
| ·模拟验证技术概述 | 第16-17页 |
| ·YHFT-DX 芯片结构 | 第17-19页 |
| ·YHFT-DX CPU 内核的模拟验证 | 第19-23页 |
| ·模拟验证的测试码设计 | 第19-20页 |
| ·片上测试模块的设计 | 第20-23页 |
| ·YHFT-DX 内核测试芯片的验证 | 第23-34页 |
| ·测试芯片总体结构 | 第23-24页 |
| ·测试芯片模拟验证环境的搭建 | 第24-30页 |
| ·测试芯片模拟验证流程 | 第30-31页 |
| ·测试芯片模拟验证中发现的问题 | 第31-33页 |
| ·测试芯片的后仿真 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 YHFT-DX 芯片的 FPGA 仿真 | 第35-45页 |
| ·FPGA 仿真概述 | 第35-37页 |
| ·YHFT-DX 芯片 FPGA 仿真环境搭建 | 第37-43页 |
| ·时钟处理 | 第38-40页 |
| ·存储模型处理 | 第40-41页 |
| ·I/O 引脚处理 | 第41-43页 |
| ·YHFT-DX 芯片 FPGA 仿真验证 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 基于等价性检查的形式化验证 | 第45-60页 |
| ·基于等价性检查的形式化验证 | 第45-46页 |
| ·等价性检查方法 | 第45-46页 |
| ·等价性检查原理 | 第46页 |
| ·YHFT-DX 芯片等价性检查中关键问题的处理方法 | 第46-55页 |
| ·设计中存在三态门时的等价性检查 | 第47-48页 |
| ·设计中存在门控时钟时的等价性检查 | 第48-50页 |
| ·设计中存在重定序（retiming）时的等价性检查 | 第50-51页 |
| ·需设置常量的等价性检查 | 第51-53页 |
| ·需设置黑盒子的等价性检查 | 第53-54页 |
| ·设计与综合后网表的等价性检查 | 第54-55页 |
| ·YHFT-DX 等价性检查的验证流程 | 第55-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 YHFT-DX 测试芯片的板级测试 | 第60-65页 |
| ·测试板的设计 | 第60-61页 |
| ·时钟测试 | 第61-62页 |
| ·功能及频率测试 | 第62-64页 |
| ·存储器内建自测试 | 第64页 |
| ·扫描链测试 | 第64-65页 |
| 第六章 结束语 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 作者在学期间取得的学术成果 | 第70页 |