| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-15页 |
| ·研究背景 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·研究内容 | 第12-13页 |
| ·论文结构 | 第13-15页 |
| 第二章 功耗分析攻击及 DPA 防护技术 | 第15-25页 |
| ·旁路攻击 | 第15-17页 |
| ·功耗分析攻击 | 第17-22页 |
| ·静态互补 CMOS 电路的工作特性 | 第18-20页 |
| ·提前传播效应 | 第20-21页 |
| ·功耗分析攻击的种类 | 第21-22页 |
| ·DPA 防护技术 | 第22-24页 |
| ·DPA 防护技术概论 | 第22-23页 |
| ·掩码(Masking)技术 | 第23页 |
| ·解相关(Decorrelation)技术 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 基于动态差分逻辑的芯片设计流程 | 第25-42页 |
| ·动态差分逻辑 | 第25-33页 |
| ·SABL | 第26-27页 |
| ·WDDL | 第27-29页 |
| ·LBDL | 第29-30页 |
| ·三种动态差分逻辑对比 | 第30-33页 |
| ·差分布线方法 | 第33-36页 |
| ·差分布线方法 | 第33-35页 |
| ·三种差分布线方法对比 | 第35页 |
| ·差分布线流程设计 | 第35-36页 |
| ·支持差分布线的半定制设计流程 | 第36-39页 |
| ·数字集成电路设计方法 | 第37-38页 |
| ·总体流程设计思路 | 第38-39页 |
| ·支持差分布线的时序分析方法 | 第39-41页 |
| ·逻辑单元信号跳变分析 | 第39-40页 |
| ·总体时序分析思路 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 抗 DPA 攻击 DES 算法芯片设计与实现 | 第42-53页 |
| ·DES 算法概述 | 第42-46页 |
| ·DES 算法 | 第42-45页 |
| ·针对 DES 算法的 DPA 攻击方法 | 第45-46页 |
| ·支持差分布线的抗 DPA 攻击芯片半定制设计 | 第46-49页 |
| ·具体设计流程 | 第46-48页 |
| ·部分 Perl 脚本代码 | 第48-49页 |
| ·支持差分布线的抗 DPA 攻击芯片时序分析 | 第49-51页 |
| ·逻辑单元延迟信息分析 | 第49-50页 |
| ·延迟信息替换 | 第50-51页 |
| ·芯片实现 | 第51页 |
| ·本章小结 | 第51-53页 |
| 第五章 实现结果分析验证 | 第53-59页 |
| ·差分布线结果验证 | 第53-54页 |
| ·时序分析 | 第54-55页 |
| ·抗 DPA 攻击性能分析 | 第55-58页 |
| ·基于普通静态逻辑的 DES 芯片实现 | 第55-56页 |
| ·实验数据分析对比 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 结束语 | 第59-61页 |
| ·工作总结 | 第59-60页 |
| ·研究展望 | 第60-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 作者在学期间取得的学术成果 | 第67-68页 |
| 附录 A 部分 Perl 脚本代码 | 第68-72页 |