纳米尺度下集成电路的抗辐射加固技术研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第1章 绪论 | 第15-22页 |
| 1.1 研究课题的背景及意义 | 第15-18页 |
| 1.2 国内外研究现状 | 第18-20页 |
| 1.2.1 电荷共享效应的研究 | 第18-19页 |
| 1.2.2 研究现状 | 第19-20页 |
| 1.3 本文的研究内容和组织结构 | 第20-22页 |
| 1.3.1 研究内容 | 第20页 |
| 1.3.2 组织结构 | 第20-22页 |
| 第2章 单粒子效应的基础知识 | 第22-28页 |
| 2.1 辐射环境 | 第22-23页 |
| 2.1.1 空间辐射环境 | 第22页 |
| 2.1.2 大气辐射环境 | 第22-23页 |
| 2.1.3 地面辐射环境 | 第23页 |
| 2.2 辐射效应 | 第23-25页 |
| 2.2.1 单粒子效应 | 第23-24页 |
| 2.2.2 单粒子翻转和单粒子瞬态 | 第24-25页 |
| 2.2.3 电荷收集机理 | 第25页 |
| 2.3 单粒子效应的建模 | 第25-26页 |
| 2.3.1 器件级建模 | 第25页 |
| 2.3.2 电路级建模 | 第25页 |
| 2.3.3 器件/电路混合建模 | 第25-26页 |
| 2.4 HSPICE仿真工具 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 抗辐射加固锁存器方法概述 | 第28-45页 |
| 3.1 工艺级加固 | 第28页 |
| 3.2 系统级加固 | 第28-29页 |
| 3.3 电路级加固 | 第29-44页 |
| 3.3.1 标准静态锁存器 | 第29-30页 |
| 3.3.2 DICE | 第30-32页 |
| 3.3.3 TMR锁存器 | 第32-33页 |
| 3.3.4 FERST锁存器 | 第33-34页 |
| 3.3.5 DNCS-SEU锁存器 | 第34-35页 |
| 3.3.6 DNCS-SEUTL锁存器 | 第35-36页 |
| 3.3.7 NTHLTCH锁存器 | 第36-37页 |
| 3.3.8 使用DICE结构加固的D触发器 | 第37-38页 |
| 3.3.9 STSRL锁存器 | 第38-39页 |
| 3.3.10 SINV锁存器 | 第39-40页 |
| 3.3.11 冗余矩阵锁存器 | 第40-41页 |
| 3.3.12 ISEHL锁存器 | 第41-43页 |
| 3.3.13 STHTI锁存器 | 第43-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第4章 提出的双点翻转加固锁存器设计 | 第45-58页 |
| 4.1 三模冗余技术 | 第45页 |
| 4.2 加固锁存器组成模块 | 第45-47页 |
| 4.3 TMR-2D1R锁存器 | 第47-50页 |
| 4.3.1 电路结构和工作原理 | 第47-48页 |
| 4.3.2 容错原理 | 第48-49页 |
| 4.3.3 仿真验证 | 第49-50页 |
| 4.4 TMR-1D2R锁存器 | 第50-53页 |
| 4.4.1 电路结构和工作原理 | 第50-51页 |
| 4.4.2 容错原理 | 第51-52页 |
| 4.4.3 仿真验证 | 第52-53页 |
| 4.5 TMR-3R锁存器 | 第53-55页 |
| 4.5.1 电路结构和工作原理 | 第53页 |
| 4.5.2 容错原理 | 第53-54页 |
| 4.5.3 仿真验证 | 第54-55页 |
| 4.6 容错性能分析 | 第55-56页 |
| 4.6.1 容错能力分析比较 | 第55页 |
| 4.6.2 开销比较 | 第55-56页 |
| 4.7 本章小结 | 第56-58页 |
| 第5章 总结和展望 | 第58-59页 |
| 5.1 全文总结 | 第58页 |
| 5.2 研究工作展望 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第63-64页 |
