基于芯片SLTS接口的测试逻辑电路设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 研究进展 | 第11-13页 |
| 1.3 研究意义 | 第13页 |
| 1.4 论文章节安排 | 第13-14页 |
| 第二章 SLTS接口协议分析和测试用例设计 | 第14-26页 |
| 2.1 1PPS+TOD协议 | 第14-15页 |
| 2.2 SLTS协议 | 第15-21页 |
| 2.2.1 SLTS1.0协议 | 第16-18页 |
| 2.2.2 SLTS2.0协议 | 第18-21页 |
| 2.3 CRC校验算法 | 第21-22页 |
| 2.4 测试用例开发 | 第22-25页 |
| 2.4.1 测试点 | 第23页 |
| 2.4.2 测试用例 | 第23-25页 |
| 本章小结 | 第25-26页 |
| 第三章 SLTS测试逻辑电路设计与仿真 | 第26-48页 |
| 3.1 测试逻辑电路框架 | 第26-27页 |
| 3.2 localbus总线通信模块设计 | 第27-33页 |
| 3.2.1 localbus读操作 | 第29-31页 |
| 3.2.2 localbus写操作 | 第31-33页 |
| 3.3 SLTS发送模块设计 | 第33-40页 |
| 3.3.1 发送状态机控制机制 | 第33-36页 |
| 3.3.2 CRC校验码计算电路模块设计 | 第36-38页 |
| 3.3.3 发送模块波形仿真分析 | 第38-40页 |
| 3.4 SLTS接收模块设计 | 第40-47页 |
| 3.4.1 状态机自动识别控制 | 第41-43页 |
| 3.4.2 信号段宽度测量和统计 | 第43-45页 |
| 3.4.3 SLTS串口数据采样 | 第45-46页 |
| 3.4.4 数据存储和异步FIFO控制 | 第46-47页 |
| 本章小结 | 第47-48页 |
| 第四章 芯片测试结果分析 | 第48-62页 |
| 4.1 测试系统组网 | 第48-51页 |
| 4.2 测试流程 | 第51-55页 |
| 4.3 测试结果分析 | 第55-59页 |
| 4.3.1 DUT能正常同步 | 第55-57页 |
| 4.3.2 DUT无法同步 | 第57-59页 |
| 4.4 典型问题分析 | 第59-60页 |
| 4.4.1 跨时钟域问题 | 第59-60页 |
| 4.4.2 FPGA引脚损坏问题 | 第60页 |
| 本章小结 | 第60-62页 |
| 第五章 总结与展望 | 第62-64页 |
| 5.1 总结 | 第62页 |
| 5.2 展望 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士学位期间取得的研究成果 | 第67-68页 |
| 致谢 | 第68-69页 |
| 附件 | 第69页 |
