摘要 | 第5-6页 |
ABSTRACT | 第6页 |
符号对照表 | 第10-11页 |
缩略语对照表 | 第11-15页 |
第一章 绪论 | 第15-21页 |
1.1 研究背景及意义 | 第15页 |
1.2 PCIe的发展历史背景 | 第15-17页 |
1.3 PCIe的技术优势 | 第17-18页 |
1.4 PCIe的发展和应用前景 | 第18-19页 |
1.5 本文的研究内容 | 第19-21页 |
第二章 PCIe系统体系结构 | 第21-29页 |
2.1 PCIe简介 | 第21页 |
2.2 PCIe链路 | 第21-23页 |
2.3 PCIe拓扑结构 | 第23-25页 |
2.4 PCIe系统模块结构 | 第25-28页 |
2.4.1 基于X86的PCIe体系结构 | 第25-26页 |
2.4.2 基于PowerPC的PCIe体系结构 | 第26-28页 |
2.5 本章小结 | 第28-29页 |
第三章 协议介绍及PCIe物理层分析 | 第29-41页 |
3.1 FC协议 | 第29-33页 |
3.1.1 FC层描述 | 第29-30页 |
3.1.2 FC协议拓扑方式 | 第30-33页 |
3.2 PCIE协议 | 第33-39页 |
3.2.1 事务层 | 第33页 |
3.2.2 数据链路层 | 第33页 |
3.2.3 物理层 | 第33-36页 |
3.2.4 链路训练 | 第36-39页 |
3.3 本章小结 | 第39-41页 |
第四章 高速信息传输模块的具体实现 | 第41-61页 |
4.1 概述 | 第41-43页 |
4.2 PCIe PHY | 第43页 |
4.3 PCIe核 | 第43-46页 |
4.3.1 PCIe核的层次结构 | 第44页 |
4.3.2 PCIe核的操作处理 | 第44-45页 |
4.3.3 PCIe核的buffer设定 | 第45-46页 |
4.3.4 PCIe核的特性 | 第46页 |
4.4 DMA核 | 第46-52页 |
4.4.1 Target模块 | 第46-49页 |
4.4.2 配置管理模块 | 第49页 |
4.4.3 DMA数据接口引擎模块 | 第49-51页 |
4.4.4 Completion Monitor模块 | 第51页 |
4.4.5 发送接收仲裁模块 | 第51页 |
4.4.6 DMA核主要特性 | 第51-52页 |
4.5 用户逻辑设计 | 第52-58页 |
4.5.1 操作原理即实现 | 第53-54页 |
4.5.2 FLASH接口模块 | 第54-55页 |
4.5.3 寄存器接口模块 | 第55页 |
4.5.4 信息交互区接口模块 | 第55-56页 |
4.5.5 长消息发送接收模块 | 第56-57页 |
4.5.6 短消息发送接收模块 | 第57页 |
4.5.7 用户逻辑特性 | 第57-58页 |
4.6 PCIe后端DMA多请求加权优先级仲裁电路 | 第58-59页 |
4.6.1 原有仲裁方法分析 | 第58页 |
4.6.2 改进技术方案 | 第58-59页 |
4.7 本章小结 | 第59-61页 |
第五章 高速传输模块验证 | 第61-75页 |
5.1 验证方法及验证流程 | 第61-66页 |
5.1.1 功能验证介绍 | 第61-62页 |
5.1.2 软硬件协同验证 | 第62页 |
5.1.3 验证流程 | 第62-63页 |
5.1.4 验证环境及其相关工具 | 第63页 |
5.1.5 验证平台的搭建 | 第63-66页 |
5.1.6 验证项规划 | 第66页 |
5.2 验证结果分析 | 第66-70页 |
5.2.1 主机可访问寄存器读写验证 | 第67-68页 |
5.2.2 信息交互区的访问 | 第68-69页 |
5.2.3 FLASH访问验证 | 第69-70页 |
5.3 FPGA验证 | 第70-72页 |
5.3.1 验证原理 | 第71页 |
5.3.2 典型验证项MSI中断验证分析 | 第71-72页 |
5.4 后仿真验证 | 第72-74页 |
5.5 本章小结 | 第74-75页 |
第六章 总结与展望 | 第75-77页 |
6.1 总结 | 第75-76页 |
6.2 未来展望 | 第76-77页 |
参考文献 | 第77-79页 |
致谢 | 第79-81页 |
作者简介 | 第81-82页 |