摘要 | 第5-6页 |
ABSTRACT | 第6页 |
符号对照表 | 第12-13页 |
缩略语对照表 | 第13-17页 |
第一章 绪论 | 第17-23页 |
1.1 研究背景 | 第17-20页 |
1.1.1 ADC的发展背景 | 第17页 |
1.1.2 SAR ADC的技术优势 | 第17-18页 |
1.1.3 SAR ADC的高速发展 | 第18-20页 |
1.2 论文的研究内容与目标 | 第20页 |
1.3 论文的组织结构 | 第20-23页 |
第二章 高速低功耗ADC架构概述 | 第23-39页 |
2.1 引言 | 第23-24页 |
2.2 ADC的基本工作原理 | 第24-28页 |
2.2.1 ADC的静态特性 | 第25-26页 |
2.2.2 ADC的动态特性 | 第26-28页 |
2.3 高速ADC结构介绍 | 第28-37页 |
2.3.1 Flash ADC | 第28-30页 |
2.3.2 Sigma-Delta ADC | 第30-31页 |
2.3.3 流水线型ADC(Pipeline ADC) | 第31-32页 |
2.3.4 折叠内插型ADC(Folding and Interpolation) | 第32-34页 |
2.3.5 逐次逼近式ADC(Successive-approximation register ADC) | 第34-37页 |
2.4 几种高速ADC比较 | 第37-38页 |
2.5 本章小结 | 第38-39页 |
第三章 高速低功耗SAR ADC技术分析 | 第39-59页 |
3.1 SAR ADC提速原理 | 第39-41页 |
3.2 异步时序控制 | 第41-44页 |
3.2.1 比较器到SAR逻辑控制 | 第42页 |
3.2.2 比较器到DAC电容阵列 | 第42-43页 |
3.2.3 SAR逻辑到DAC电容阵列 | 第43-44页 |
3.3 采样保持电路 | 第44-49页 |
3.3.1 MOS采样电路非理想因素 | 第44-48页 |
3.3.2 差分采样开关 | 第48-49页 |
3.4 DAC技术 | 第49-54页 |
3.4.1 分段式电容结构 | 第49-50页 |
3.4.2 C-2C电容结构 | 第50-51页 |
3.4.3 几种DAC结构的时序与功耗 | 第51-54页 |
3.5 高速动态比较器 | 第54-57页 |
3.5.1 比较器原理 | 第54-55页 |
3.5.2 比较器静态特性 | 第55-57页 |
3.5.3 比较器动态特性 | 第57页 |
3.6 校准技术 | 第57-58页 |
3.6.1 前台校准 | 第57-58页 |
3.6.2 后台校准 | 第58页 |
3.7 本章小结 | 第58-59页 |
第四章 10位低功耗SAR ADC的实现 | 第59-81页 |
4.1 采样保持电路设计 | 第59-63页 |
4.1.1 米勒电容采样电路原理 | 第59-60页 |
4.1.2 采样开关设计 | 第60-61页 |
4.1.3 基于米勒电容采样电路的实现 | 第61-63页 |
4.2 DAC电容阵列设计 | 第63-67页 |
4.2.1 单位电容 | 第63-64页 |
4.2.2“Monotonic switch”时序 | 第64-66页 |
4.2.3 DAC电容阵列的实现 | 第66-67页 |
4.3 比较器设计 | 第67-72页 |
4.3.1 可再生比较器 | 第67页 |
4.3.2 比较器基本结构设计 | 第67-69页 |
4.3.3 直流失调 | 第69-70页 |
4.3.4 比较器实现与仿真 | 第70-72页 |
4.4 SAR ADC逻辑控制电路 | 第72-79页 |
4.4.1 逻辑控制基本单元 | 第72-75页 |
4.4.2 时序逻辑控制电路 | 第75-79页 |
4.5 本章小结 | 第79-81页 |
第五章 SAR ADC电路整体仿真 | 第81-87页 |
5.1 静态分析方法 | 第81-82页 |
5.2 动态分析方法 | 第82-83页 |
5.3 整体电路仿真参数 | 第83-85页 |
5.4 本章小结 | 第85-87页 |
第六章 总结与展望 | 第87-89页 |
6.1 总结 | 第87-88页 |
6.2 未来展望 | 第88-89页 |
参考文献 | 第89-93页 |
致谢 | 第93-95页 |
作者简介 | 第95-96页 |