基于片上时钟电路的at speed测试及验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 课题研究背景及意义 | 第16-19页 |
| 1.1.1 全速测试面临的挑战 | 第16-18页 |
| 1.1.2 全速测试实现的方法 | 第18-19页 |
| 1.2 国内外研究现状 | 第19-20页 |
| 1.3 研究内容与方法 | 第20-21页 |
| 1.4 论文章节安排 | 第21-24页 |
| 第二章 全速扫描测试技术概述 | 第24-42页 |
| 2.1 引言 | 第24页 |
| 2.2 可测性设计基础 | 第24-27页 |
| 2.2.1 可测性设计基本流程 | 第24-25页 |
| 2.2.2 自动测试图形生成技术 | 第25-27页 |
| 2.3 故障模型 | 第27-30页 |
| 2.3.1 固定故障模型 | 第27-28页 |
| 2.3.2 延迟故障 | 第28-30页 |
| 2.4 扫描测试结构 | 第30-33页 |
| 2.4.1 扫描移位寄存器 | 第30-31页 |
| 2.4.2 扫描结构 | 第31-32页 |
| 2.4.3 扫描测试实现 | 第32-33页 |
| 2.5 全速扫描测试 | 第33-40页 |
| 2.5.1 全速扫描测试目标 | 第34页 |
| 2.5.2 全速扫描测试原理 | 第34-37页 |
| 2.5.3 全速扫描测试实现方法 | 第37-39页 |
| 2.5.4 全速扫描测试时钟提供 | 第39-40页 |
| 2.6 全速扫描测试多周期路径处理 | 第40-41页 |
| 2.7 本章小结 | 第41-42页 |
| 第三章 基于片上时钟的全速扫描测试实现 | 第42-66页 |
| 3.1 引言 | 第42页 |
| 3.2 音频模块可测性设计 | 第42-47页 |
| 3.2.1 音频模块介绍 | 第42-43页 |
| 3.2.2 音频模块可测性设计 | 第43-47页 |
| 3.3 时钟控制电路测试方案 | 第47-52页 |
| 3.3.1 时钟控制电路整体框架 | 第47-48页 |
| 3.3.2 时钟控制电路设计 | 第48-52页 |
| 3.4 全速扫描测试设计实现 | 第52-57页 |
| 3.4.1 全速扫描测试设计流程 | 第53-54页 |
| 3.4.2 全速扫描测试可测性设计实现 | 第54-57页 |
| 3.5 全速测试向量生成 | 第57-65页 |
| 3.5.1 ATPG setup文件概述 | 第57-60页 |
| 3.5.2 stuck at测试向量生成 | 第60-63页 |
| 3.5.3 at speed测试向量生成 | 第63-65页 |
| 3.6 本章小结 | 第65-66页 |
| 第四章 基于片上时钟电路的全速测试验证 | 第66-80页 |
| 4.1 引言 | 第66页 |
| 4.2 EDA环境 | 第66-67页 |
| 4.3 测试向量优化及分析 | 第67-75页 |
| 4.3.1 测试向量设计规则检查(DRC) | 第67-69页 |
| 4.3.2 测试向量故障覆盖率分析 | 第69-75页 |
| 4.4 测试结果分析及验证 | 第75-79页 |
| 4.5 本章小结 | 第79-80页 |
| 第五章 总结与展望 | 第80-82页 |
| 5.1 总结 | 第80-81页 |
| 5.2 展望 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-90页 |
