| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 目录 | 第6-8页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 VLSI测试研究的国内外研究现状 | 第9-10页 |
| 1.3 课题来源及意义 | 第10-11页 |
| 1.3.1 课题来源 | 第10页 |
| 1.3.2 课题意义 | 第10-11页 |
| 1.4 主要研究内容 | 第11-12页 |
| 第2章 并行计算和并行处理系统 | 第12-21页 |
| 2.1 并行计算机的发展简述 | 第12-13页 |
| 2.2 并行算法及其衡量标准 | 第13-15页 |
| 2.3 并行处理系统及其分类比较 | 第15-18页 |
| 2.4 并行处理系统的模型 | 第18-20页 |
| 2.5 小结 | 第20-21页 |
| 第3章 存储器功能测试 | 第21-56页 |
| 3.1 存储器结构和故障原因分析 | 第22-30页 |
| 3.1.1 静态随机存储器及其寻址与读写操作 | 第22-23页 |
| 3.1.2 动态随机存储器及其寻址、读写与刷新操作 | 第23-26页 |
| 3.1.3 存储器硬失效现象 | 第26-30页 |
| 3.2 存储器选址方法 | 第30-32页 |
| 3.2.1 扫描法 | 第30页 |
| 3.2.2 地址后退法 | 第30-31页 |
| 3.2.3 地址互补法 | 第31-32页 |
| 3.2.4 其他选址方法 | 第32页 |
| 3.3 常用测试图形及分析比较 | 第32-54页 |
| 3.3.1 N型算法 | 第32-38页 |
| 3.3.2 N~2型算法 | 第38-43页 |
| 3.3.3 N~(3/2)型算法 | 第43-48页 |
| 3.3.4 Nlog_2N型算法 | 第48-53页 |
| 3.3.5 测试算法的比较评估 | 第53-54页 |
| 3.4 存储器测试算法的DSP移植和仿真试验结果 | 第54-55页 |
| 3.5 小结 | 第55-56页 |
| 第4章 ADSP-TS101 及其并行方式 | 第56-71页 |
| 4.1 DSP芯片与通用处理器 | 第56-59页 |
| 4.2 ADSP-TS101 硬件结构及其软硬件开发环境 | 第59-61页 |
| 4.2.1 ADSP-TS101 硬件结构 | 第59-60页 |
| 4.2.2 ADSP-TS101 软硬件开发环境 | 第60-61页 |
| 4.3 ADSP-TS101 与其它类型处理器的性能比较 | 第61-64页 |
| 4.3.1 ADSP-TS101 与TMS320C6416 的比较 | 第62-63页 |
| 4.3.2 ADSP-TS101 与PowerPC的比较 | 第63-64页 |
| 4.4 ADSP-TS101 的并行资源 | 第64-67页 |
| 4.5 ADSP-TS101 的并行形式 | 第67-70页 |
| 4.5.1 共享外部总线的多处理器系统 | 第67-68页 |
| 4.5.2 链路口耦合的多处理器系统 | 第68-70页 |
| 4.6 小结 | 第70-71页 |
| 第5 章 VLSI功能测试 | 第71-79页 |
| 5.1 VLSI自动测试系统的发展 | 第71-73页 |
| 5.2 VLSI测试生成算法 | 第73-78页 |
| 5.2.1 VLSI测试生成算法原理 | 第73-74页 |
| 5.2.2 故障和故障模型 | 第74-75页 |
| 5.2.3 集成电路测试生成算法分类 | 第75页 |
| 5.2.4 集成电路测试生成算法的主要评价指标 | 第75-76页 |
| 5.2.5 集成电路测试生成算法简介 | 第76-78页 |
| 5.3 小结 | 第78-79页 |
| 第6 章基于DSP的VLSI功能测试器的硬件结构 | 第79-88页 |
| 6.1 基于多片并行DSP图形发生器系统结构 | 第79-82页 |
| 6.2 多片并行DSP系统的引导 | 第82-85页 |
| 6.3 基于DSP的SDRAM测试用图形发生器系统结构 | 第85-87页 |
| 6.4 小结 | 第87-88页 |
| 结论与展望 | 第88-89页 |
| 参考文献 | 第89-93页 |
| 攻读硕士学位期间发表的学术论文 | 第93-94页 |
| 致谢 | 第94页 |
