可测试性设计技术及应用研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 绪论 | 第13-21页 |
| ·研究背景 | 第13-15页 |
| ·可测试性技术综述 | 第15-19页 |
| ·可测试性设计研究的现状 | 第15页 |
| ·可测试性技术的内涵 | 第15-17页 |
| ·可测试性设计的方法 | 第17-19页 |
| ·本文的主要工作及论文结构 | 第19-21页 |
| ·本文的主要工作 | 第19-20页 |
| ·论文结构 | 第20-21页 |
| 第二章 专用可测试性技术设计 | 第21-31页 |
| ·可测试性分析 | 第21-25页 |
| ·可控性值的估计 | 第21-22页 |
| ·可观性值的估计 | 第22-23页 |
| ·SCOAP 算法描述 | 第23-25页 |
| ·可测性的改善方法 | 第25-28页 |
| ·初始化技术 | 第25-26页 |
| ·插入测试点 | 第26-27页 |
| ·电路分块 | 第27-28页 |
| ·可测性改善设计的实现 | 第28-29页 |
| ·小结 | 第29-31页 |
| 第三章 边界扫描法 | 第31-47页 |
| ·概述 | 第31页 |
| ·IEEE 1149.1 边界扫描标准简介 | 第31-33页 |
| ·边界扫描法的测试原理 | 第33-34页 |
| ·边界扫描的基本结构 | 第34-39页 |
| ·测试存取通道的信号 | 第34-35页 |
| ·寄存器组 | 第35-37页 |
| ·TAP 控制器 | 第37-39页 |
| ·边界扫描语言 | 第39-46页 |
| ·小结 | 第46-47页 |
| 第四章 随机逻辑的内建自测试设计 | 第47-58页 |
| ·引言 | 第47页 |
| ·随机逻辑内建自测试原理 | 第47-52页 |
| ·测试矢量生成 | 第48-50页 |
| ·测试响应分析 | 第50-52页 |
| ·随机逻辑内建自测试电路的FPGA 实现 | 第52-57页 |
| ·BIST 控制电路 | 第54页 |
| ·测试矢量生成电路 | 第54-55页 |
| ·特征分析电路 | 第55页 |
| ·比较电路 | 第55-56页 |
| ·逻辑仿真的总体分析 | 第56-57页 |
| ·故障模拟 | 第57页 |
| ·小结 | 第57-58页 |
| 第五章 嵌入式存储器的内建自测试设计 | 第58-72页 |
| ·引言 | 第58-59页 |
| ·存储器的BLST 模型和算法 | 第59-63页 |
| ·存储器的故障模型 | 第59-60页 |
| ·各种故障模型的测试要求 | 第60-61页 |
| ·存储器的测试算法 | 第61-63页 |
| ·存储器的内建自测试的原理 | 第63-65页 |
| ·RAM BIST | 第63-64页 |
| ·ROM BIST | 第64-65页 |
| ·MBIST 电路的FPGA 实现 | 第65-69页 |
| ·BIST 控制单元 | 第67-68页 |
| ·测试矢量生成单元 | 第68页 |
| ·地址生成单元 | 第68-69页 |
| ·比较单元 | 第69页 |
| ·特征分析单元 | 第69页 |
| ·MBIST 逻辑仿真总体分析 | 第69-70页 |
| ·小结 | 第70-72页 |
| 第六章 结论 | 第72-74页 |
| ·全文总结 | 第72页 |
| ·展望 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 在学期间的研究成果及发表的学术论文 | 第78页 |
