| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题背景及研究意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 集成电路测试技术面临的主要挑战 | 第12-13页 |
| 1.4 论文的创新点和主要工作 | 第13-15页 |
| 第2章 超大规模集成电路测试数据压缩方法 | 第15-29页 |
| 2.1 超大规模集成电路测试技术 | 第15-20页 |
| 2.1.1 电路测试原理 | 第15-16页 |
| 2.1.2 电路故障模型 | 第16-18页 |
| 2.1.3 测试向量生成 | 第18-19页 |
| 2.1.4 扫描结构设计 | 第19-20页 |
| 2.2 测试数据压缩方法的主要分类 | 第20-22页 |
| 2.2.1 基于编码的测试压缩方法 | 第21页 |
| 2.2.2 基于线性解压结构的测试压缩方法 | 第21页 |
| 2.2.3 基于广播扫描的测试压缩方法 | 第21-22页 |
| 2.3 典型的编码压缩技术 | 第22-27页 |
| 2.3.1 Huffman编码 | 第22-24页 |
| 2.3.2 FDR编码 | 第24-26页 |
| 2.3.3 PRL编码 | 第26-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第3章 基于灵活游程编码规则的测试数据压缩方法 | 第29-43页 |
| 3.1 2~n游程编码算法 | 第29-30页 |
| 3.2 灵活游程编码原理 | 第30-33页 |
| 3.2.1 向量内部压缩 | 第30-32页 |
| 3.2.2 向量外部压缩 | 第32-33页 |
| 3.3 灵活游程编码算法 | 第33-36页 |
| 3.3.1 灵活游程编码算法设计与实现 | 第33-35页 |
| 3.3.2 编码算法实例验证 | 第35-36页 |
| 3.4 硬件解压结构设计 | 第36-38页 |
| 3.5 实验仿真与结果分析 | 第38-42页 |
| 3.6 本章小结 | 第42-43页 |
| 第4章 采用多时钟组全扫描测试的混合编码压缩方法 | 第43-57页 |
| 4.1 混合编码压缩方法 | 第43-49页 |
| 4.1.1 混合编码压缩原理 | 第43-46页 |
| 4.1.2 向量无关位填充技术 | 第46-47页 |
| 4.1.3 混合编码算法设计与实现 | 第47-48页 |
| 4.1.4 编码算法实例验证 | 第48-49页 |
| 4.2 硬件解压结构设计 | 第49-50页 |
| 4.3 基于多时钟组门控机制的全扫描测试 | 第50-53页 |
| 4.3.1 解码同步时序分析 | 第50-51页 |
| 4.3.2 全扫描测试技术 | 第51-53页 |
| 4.4 实验仿真与结果分析 | 第53-56页 |
| 4.5 本章小结 | 第56-57页 |
| 第5章 基于不匹配地址索引和可合并组计数的自适应编码压缩方法 | 第57-71页 |
| 5.1 不匹配模式的划分过程 | 第57-58页 |
| 5.2 自适应编码压缩原理 | 第58-61页 |
| 5.2.1 (反)兼容向量段的编码规则 | 第58-59页 |
| 5.2.2 不匹配向量段的编码规则 | 第59-60页 |
| 5.2.3 可合并组的计数规则 | 第60-61页 |
| 5.3 自适应编码算法设计与实现 | 第61-64页 |
| 5.3.1 编码算法基本流程 | 第61-62页 |
| 5.3.2 编码算法设计过程 | 第62-63页 |
| 5.3.3 编码算法实例验证 | 第63-64页 |
| 5.4 硬件解压结构设计 | 第64-66页 |
| 5.5 实验仿真与结果分析 | 第66-69页 |
| 5.6 本章小结 | 第69-71页 |
| 结论 | 第71-73页 |
| 参考文献 | 第73-79页 |
| 攻读硕士学位期间发表的论文 | 第79页 |
| 攻读硕士学位期间所获得的奖励 | 第79页 |
| 攻读硕士学位期间参加科研项目 | 第79-81页 |
| 致谢 | 第81页 |