基于FPGA的集成电路老化测试系统设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 1. 绪论 | 第9-17页 |
| ·元器件可靠性 | 第9-13页 |
| ·元器件筛选老化试验 | 第9-10页 |
| ·元器件电参数测试 | 第10-11页 |
| ·当前老化测试中存在的问题 | 第11页 |
| ·集成老化测试系统的提出 | 第11-13页 |
| ·关于FPGA | 第13-16页 |
| ·FPGA的发展 | 第13-14页 |
| ·FPGA的结构 | 第14-16页 |
| ·本章小结 | 第16-17页 |
| 2. 系统设计概述 | 第17-20页 |
| ·功能与需求分析 | 第17-18页 |
| ·系统组成 | 第18-19页 |
| ·命令发送与数据接收处理 | 第18页 |
| ·功能电路 | 第18-19页 |
| ·元器件老化及测试所需环境的实现 | 第19页 |
| ·本章小结 | 第19-20页 |
| 3.硬件电路设计 | 第20-40页 |
| ·系统主电路 | 第20-38页 |
| ·电源电路 | 第20-22页 |
| ·FPGA及其配置电路 | 第22-25页 |
| ·串口通信电路 | 第25-26页 |
| ·可控电压电路 | 第26-28页 |
| ·电压测试电路 | 第28-30页 |
| ·电流测试电路 | 第30-34页 |
| ·通道选择电路 | 第34-36页 |
| ·发光二极管电路及数码管显示电路 | 第36-38页 |
| ·适配电路 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 4.FPGA的开发设计流程 | 第40-46页 |
| ·硬件设计输入方式 | 第40-42页 |
| ·原理图输入 | 第40页 |
| ·硬件描述语言输入 | 第40-41页 |
| ·IP核输入 | 第41-42页 |
| ·软件开发工具Quartus Ⅱ | 第42-45页 |
| ·Quartus Ⅱ的设计输入方式 | 第42-43页 |
| ·综合 | 第43-44页 |
| ·仿真 | 第44页 |
| ·布局布线 | 第44页 |
| ·时序分析 | 第44-45页 |
| ·编程及配置 | 第45页 |
| ·本章小结 | 第45-46页 |
| 5.基于Verilog HDL的设计实现 | 第46-55页 |
| ·模块化设计 | 第46-52页 |
| ·串口波特率时钟产生模块 | 第46-47页 |
| ·串口接收模块 | 第47-48页 |
| ·串口发送模块 | 第48页 |
| ·测试模块 | 第48-50页 |
| ·数码管显示模块 | 第50-51页 |
| ·指令及数据处理模块 | 第51-52页 |
| ·顶层模块 | 第52页 |
| ·板级调试 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 论文总结 | 第55-57页 |
| 参考文献 | 第57-59页 |
| 附录A 验证板PCB | 第59-61页 |
| 附录B 测试模块部分代码 | 第61-65页 |
| 致谢 | 第65-67页 |
| 作者简介 | 第67-68页 |
