SerDes电路的可测性集成设计与机台测试
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-19页 |
| ·本课题的背景及研究意义 | 第12-14页 |
| ·国内外研究现状 | 第14-17页 |
| ·混合信号电路的可测性发展现状 | 第14页 |
| ·IP 核的可测性发展现状 | 第14-16页 |
| ·测试机台的发展现状 | 第16-17页 |
| ·本论文的主要工作 | 第17-18页 |
| ·本文的组织结构 | 第18-19页 |
| 第二章 SerDes 电路 | 第19-34页 |
| ·多核处理器 FX | 第19-20页 |
| ·高速串行接口电路 | 第20-23页 |
| ·PCI-Express 和 SATA | 第20-21页 |
| ·点对点串行差分信号传输 | 第21-22页 |
| ·协议层 | 第22-23页 |
| ·SerDes 电路结构与原理 | 第23-30页 |
| ·SerDes 接口架构 | 第23-24页 |
| ·SerDes 系统结构 | 第24-30页 |
| ·SerDes 电路的性能指标 | 第30-33页 |
| ·抖动及分析 | 第30-32页 |
| ·误码率及检测 | 第32-33页 |
| ·眼图 | 第33页 |
| ·本章小结 | 第33-34页 |
| 第三章 SerDes 可测性集成设计与验证 | 第34-56页 |
| ·IEEE1500 标准的测试结构 | 第34-36页 |
| ·测试外壳（Wrapper） | 第34-35页 |
| ·测试访问机制（TAM） | 第35-36页 |
| ·内建自测试技术 | 第36-37页 |
| ·Loopback 技术 | 第37-39页 |
| ·Loopback 原理 | 第37-38页 |
| ·Loopback 的分类和原理 | 第38-39页 |
| ·SerDes 的可测性设计 | 第39-45页 |
| ·DFT 电路结构 | 第39-41页 |
| ·TAP 接口设计 | 第41-43页 |
| ·LFSR 的原理和设计 | 第43-44页 |
| ·JTAG 测试和诊断接口 | 第44-45页 |
| ·CRSEL 指令 | 第45-48页 |
| ·指令的操作 | 第45页 |
| ·并行 CR 控制端口 | 第45-48页 |
| ·可测性集成设计 | 第48-51页 |
| ·PCIE 可测性集成设计 | 第48-51页 |
| ·SATA 可测性集成设计 | 第51页 |
| ·测试向量的生成与验证 | 第51-55页 |
| ·测试工具简介 | 第51-52页 |
| ·验证 | 第52-55页 |
| ·本章小结 | 第55-56页 |
| 第四章 SerDes 电路机台测试 | 第56-81页 |
| ·测试系统 | 第56-58页 |
| ·Verigy 93000 测试设备结构 | 第56-58页 |
| ·机台控制软件 Smart test 综述 | 第58页 |
| ·测试开发流程 | 第58-59页 |
| ·测试项目 | 第59-60页 |
| ·Loadboard 的设计 | 第60-71页 |
| ·设计考虑的因素 | 第60-62页 |
| ·AC 耦合电容的选择 | 第62-65页 |
| ·传输的布线规则 | 第65-68页 |
| ·Loadboard 电路图 | 第68-70页 |
| ·电源和地 | 第70页 |
| ·IO Pad 电压域 | 第70页 |
| ·引脚的配置 | 第70-71页 |
| ·功能测试 | 第71-75页 |
| ·功能测试模型 | 第71-72页 |
| ·测试算法 | 第72-73页 |
| ·测试参数提取 | 第73-75页 |
| ·全芯片的测试流程 | 第75-78页 |
| ·主要测试信号说明 | 第78页 |
| ·测试结果 | 第78-80页 |
| ·本章小结 | 第80-81页 |
| 第五章 工作总结和展望 | 第81-83页 |
| ·工作总结 | 第81页 |
| ·进一步研究和展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 作者在学期间取得的学术成果 | 第87页 |
| 参与的科研项目 | 第87页 |
