YHFT-DX地址计算单元和数据通路的物理设计
| 表目录 | 第1-8页 |
| 图目录 | 第8-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-21页 |
| ·课题的研究背景 | 第12-15页 |
| ·高性能 DSP 项目背景 | 第12-14页 |
| ·物理设计面临的挑战 | 第14-15页 |
| ·相关研究 | 第15-19页 |
| ·结构化设计的研究 | 第15-16页 |
| ·手工半定制设计的研究 | 第16-17页 |
| ·VLSI 版图实现方式的研究 | 第17-19页 |
| ·长互连线延时优化技术的研究 | 第19页 |
| ·课题研究的内容、目的与创新 | 第19-20页 |
| ·本文的组织结构 | 第20-21页 |
| 第二章 地址计算单元手工半定制电路设计 | 第21-37页 |
| ·地址计算单元的功能概述及结构简介 | 第21-24页 |
| ·地址计算单元的功能概述 | 第21-22页 |
| ·地址计算单元的结构简介 | 第22-24页 |
| ·手工半定制电路设计的介绍及流程 | 第24-26页 |
| ·基于标准单元的半定制设计介绍 | 第24页 |
| ·手工半定制电路设计基本流程 | 第24-26页 |
| ·关键电路的设计及优化 | 第26-36页 |
| ·32 位加法器的电路设计与优化 | 第26-32页 |
| ·移位器的电路设计与优化 | 第32-36页 |
| ·定制电路与自动综合的性能对比 | 第36页 |
| ·本章小结 | 第36-37页 |
| 第三章 地址计算单元手工半定制物理设计 | 第37-51页 |
| ·手工半定制物理设计的基本介绍 | 第37-39页 |
| ·手工半定制物理设计的基本概念 | 第37-38页 |
| ·手工半定制的基本流程 | 第38页 |
| ·手工半定制的优势与意义 | 第38-39页 |
| ·地址计算单元典型子模块半定制物理设计 | 第39-41页 |
| ·32 位加法器半定制物理设计 | 第39-40页 |
| ·移位器半定制物理设计 | 第40-41页 |
| ·地址计算单元顶层物理设计与优化 | 第41-50页 |
| ·数据准备 | 第42-43页 |
| ·整体分片规划与面积确定 | 第43-45页 |
| ·Power 以及 I/O 规划 | 第45-47页 |
| ·手动布局与自动连线 | 第47-48页 |
| ·时序分析与优化 | 第48-50页 |
| ·物理检查 | 第50页 |
| ·本章小结 | 第50-51页 |
| 第四章 数据通路的层次化物理设计 | 第51-81页 |
| ·物理设计数据准备及设计流程 | 第51-53页 |
| ·数据准备 | 第51-52页 |
| ·物理设计基本流程 | 第52-53页 |
| ·数据通路的布图规划与布局 | 第53-59页 |
| ·布图规划初步设想 | 第54-55页 |
| ·面积估算 | 第55-56页 |
| ·初步布图规划与布局 | 第56-57页 |
| ·布局的优化 | 第57-59页 |
| ·时钟网络的设计与优化 | 第59-69页 |
| ·时钟网络的设计方法 | 第59-61页 |
| ·时钟门控器的应用 | 第61-63页 |
| ·时钟树综合与偏斜的优化 | 第63-66页 |
| ·手动时钟树设计与噪声优化 | 第66-69页 |
| ·互连线设计与延时优化 | 第69-75页 |
| ·当前互连线设计的特点 | 第69-70页 |
| ·互连线的设计方法及优化策略 | 第70-75页 |
| ·基于信号完整性的静态时序分析 | 第75-80页 |
| ·静态时序分析的介绍与基本流程 | 第75-76页 |
| ·时序路径与时序分析 | 第76-78页 |
| ·时序违例的优化 | 第78-80页 |
| ·本章小结 | 第80-81页 |
| 第五章 结束语 | 第81-83页 |
| ·全文总结 | 第81页 |
| ·工作展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 作者在学期间取得的学术成果 | 第87页 |
