40nmCMOS多相位低抖动锁相环的设计与实现
| 目录 | 第1-6页 |
| 表目录 | 第6-7页 |
| 图目录 | 第7-10页 |
| 摘要 | 第10-11页 |
| Abstract | 第11-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题研究背景 | 第12-13页 |
| ·国内外相关研究 | 第13-14页 |
| ·论文的主要工作和研究成果 | 第14-15页 |
| ·论文的结构 | 第15-16页 |
| 第二章 多相位锁相环的基本理论 | 第16-32页 |
| ·多相位锁相环的基本工作原理 | 第16-18页 |
| ·多相位锁相环的模型和数学推导 | 第18-21页 |
| ·多相位锁相环的稳定性和动态性能 | 第21-26页 |
| ·多相位锁相环的稳定性 | 第21-23页 |
| ·多相位锁相环的动态性能 | 第23-26页 |
| ·多相位锁相环的非理想性 | 第26-31页 |
| ·PFD/CP 的非理想性 | 第26-30页 |
| ·多相位压控振荡器的非理想性 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 多相位锁相环的抖动性能及其优化技术 | 第32-45页 |
| ·抖动的概念 | 第32-34页 |
| ·抖动的来源和优化策略 | 第34-36页 |
| ·抖动的来源 | 第34-35页 |
| ·抖动的优化策略 | 第35-36页 |
| ·基于带隙基准源的抖动优化技术 | 第36-44页 |
| ·带隙基准源的基本理论 | 第37页 |
| ·低温漂带隙基准源的设计 | 第37-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 1GHz多相位低抖动锁相环的电路设计 | 第45-62页 |
| ·多相位低抖动锁相环的结构 | 第45-46页 |
| ·多相位低抖动锁相环的核心电路设计 | 第46-61页 |
| ·多相位压控振荡器 | 第46-53页 |
| ·电荷泵 | 第53-56页 |
| ·鉴频/鉴相器 | 第56-60页 |
| ·锁定检测电路 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 多相位低抖动锁相环的版图设计与验证 | 第62-72页 |
| ·高速数模混合电路的版图设计 | 第62-67页 |
| ·整体布局 | 第62-63页 |
| ·电源线和地线 | 第63-64页 |
| ·设计匹配 | 第64-65页 |
| ·保护环和屏蔽 | 第65-66页 |
| ·互连考虑及其他 | 第66-67页 |
| ·多相位低抖动锁相环的版图设计与验证 | 第67-71页 |
| ·多相位压控振荡器的版图设计 | 第67-68页 |
| ·电荷泵的版图设计 | 第68页 |
| ·锁相环的整体版图设计及验证 | 第68-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 结束语 | 第72-73页 |
| ·工作总结 | 第72页 |
| ·未来展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
