低成本数字集成电路在线故障检测的研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 目录 | 第9-11页 |
| 附录 1 图片目录 | 第11-13页 |
| 附录 2 表格目录 | 第13-14页 |
| 第一章 引言 | 第14-25页 |
| 1.1 研究背景 | 第14-16页 |
| 1.2 电路故障的基本概念 | 第16-17页 |
| 1.3 国内外研究现状 | 第17-23页 |
| 1.3.1 静态容错设计 | 第17-19页 |
| 1.3.2 动态容错设计 | 第19-21页 |
| 1.3.3 降低容错设计的代价 | 第21-23页 |
| 1.4 本文的工作 | 第23-25页 |
| 第二章 FPGA 重构技术 | 第25-32页 |
| 2.1 FPGA 结构介绍 | 第25-27页 |
| 2.2 可重构系统 | 第27-28页 |
| 2.3 XILINX 动态局部重构 | 第28-31页 |
| 2.4 本章小结:动态局部重构应用于可靠系统 | 第31-32页 |
| 第三章 分时故障诊断 | 第32-50页 |
| 3.1 基本原则 | 第32-33页 |
| 3.2 与原始设计有关的要素及其定性分析 | 第33-37页 |
| 3.2.1 模块分割 | 第33-35页 |
| 3.2.2 并发故障检测模块的方案 | 第35页 |
| 3.2.3 时间片调度策略 | 第35-36页 |
| 3.2.4 设计流程 | 第36-37页 |
| 3.3 故障检测能力及代价分析 | 第37-48页 |
| 3.3.1 面积代价 | 第39-41页 |
| 3.3.2 故障检测能力 | 第41-48页 |
| 3.4 本章小结 | 第48-50页 |
| 第四章 故障检测模块的实现 | 第50-64页 |
| 4.1 并发故障检测方案介绍 | 第50-56页 |
| 4.1.1 复式系统 | 第50-51页 |
| 4.1.2 奇偶性预测 | 第51-53页 |
| 4.1.3 单向错误检测编码 | 第53-55页 |
| 4.1.4 比较与结论 | 第55-56页 |
| 4.2 故障检测器的简化 | 第56-59页 |
| 4.3 寄存器状态同步 | 第59-63页 |
| 4.3.1 状态复制 | 第59-62页 |
| 4.3.2 状态自动更新 | 第62-63页 |
| 4.4 本章小结 | 第63-64页 |
| 第五章 开发实例:视频监控系统 | 第64-76页 |
| 5.1 原始设计 | 第64-65页 |
| 5.2 系统模块的分割 | 第65-66页 |
| 5.3 故障检测模块设计 | 第66-69页 |
| 5.4 硬件实现 | 第69-71页 |
| 5.5 时间片调度 | 第71-72页 |
| 5.6 测试结果及分析 | 第72-75页 |
| 5.6.1 冗余面积开销 | 第72-73页 |
| 5.6.2 平均故障检测延时 | 第73-75页 |
| 5.7 本章小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 主要创新点 | 第76-77页 |
| 6.2 分析和展望 | 第77-78页 |
| 参考文献 | 第78-83页 |
| 致谢 | 第83-84页 |
| 攻读硕士学位期间已发表或录用的论文 | 第84页 |
