集成电路可测性设计的研究与实践
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·可测性设计的研究与发展 | 第7-8页 |
| ·论文结构 | 第8-9页 |
| 第二章 集成电路可测性设计的基本原理 | 第9-33页 |
| ·“测试”和“验证”的区别 | 第9-10页 |
| ·测试的困境 | 第10-12页 |
| ·自动测试设备及其使用代价 | 第12-13页 |
| ·电路测试的基本原理 | 第13-21页 |
| ·物理缺陷、失效方式和故障模型 | 第13-15页 |
| ·常用的故障模型 | 第15-21页 |
| ·可测试性设计技术理论概述 | 第21-33页 |
| ·可测性设计 | 第21-23页 |
| ·常用的可测性设计方法 | 第23-31页 |
| ·小结 | 第31-33页 |
| 第三章 存储器内建自测试 | 第33-41页 |
| ·存储器的物理缺陷 | 第33页 |
| ·故障模型 | 第33-37页 |
| ·存储器测试算法 | 第37-39页 |
| ·MBIST电路结构 | 第39-41页 |
| 第四章 一款音频处理芯片可测试性设计的实践 | 第41-67页 |
| ·音频处理芯片简介 | 第41页 |
| ·测试端口的选择 | 第41-42页 |
| ·测试控制模块 | 第42-44页 |
| ·测试字的产生 | 第42-43页 |
| ·测试字的作用 | 第43-44页 |
| ·数字模块的全局结构 | 第44-46页 |
| ·测试管脚可控设计 | 第44-45页 |
| ·功能逻辑全扫描设计 | 第45页 |
| ·内建自测试设计 | 第45-46页 |
| ·可测性设计的实现 | 第46-55页 |
| ·BIST的生成 | 第46-47页 |
| ·DC 综合 | 第47-49页 |
| ·DFTCompiler 实现内部扫描设计 | 第49-55页 |
| ·如何提高故障覆盖率 | 第55-61页 |
| ·门控时钟问题 | 第56-57页 |
| ·时钟分频问题 | 第57页 |
| ·复位信号问题 | 第57-58页 |
| ·三态网络的可测性问题 | 第58-61页 |
| ·扫描链插入完成后的形式验证 | 第61页 |
| ·后端布局布线 | 第61-62页 |
| ·生成测试向量 | 第62-64页 |
| ·TetraMAX 简介 | 第62页 |
| ·测试向量的生成 | 第62-64页 |
| ·可测性电路的仿真验证 | 第64-67页 |
| 第五章 结束语 | 第67-69页 |
| ·总结 | 第67页 |
| ·展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |
