| 摘要 | 第10-12页 |
| Abstract | 第12-14页 |
| 第一章 绪论 | 第15-43页 |
| 1.1 研究背景 | 第15-19页 |
| 1.2 集成电路可测性设计技术概述 | 第19-25页 |
| 1.2.1 测试故障模型 | 第19-20页 |
| 1.2.2 扫描测试 | 第20-22页 |
| 1.2.3 边界扫描测试 | 第22-23页 |
| 1.2.4 内建自测试 | 第23-25页 |
| 1.3 相关测试技术研究现状 | 第25-39页 |
| 1.3.1 并发在线测试结构 | 第25-29页 |
| 1.3.2 测试数据压缩技术 | 第29-33页 |
| 1.3.3 低功耗测试技术 | 第33-39页 |
| 1.4 本文主要工作 | 第39-40页 |
| 1.5 本文结构 | 第40-43页 |
| 第二章 低成本并发在线测试BIST结构 | 第43-67页 |
| 2.1 引言 | 第43页 |
| 2.2 多层解码逻辑结构分析 | 第43-48页 |
| 2.2.1 多层解码逻辑结构实现 | 第43-45页 |
| 2.2.2 优化分析 | 第45-48页 |
| 2.3 低开销并发在线测试BIST结构 | 第48-51页 |
| 2.4 多层解码结构低开销优化方案 | 第51-57页 |
| 2.4.1 输入精简 | 第51-53页 |
| 2.4.2 多层解码结构改进 | 第53-54页 |
| 2.4.3 模拟退火输入重排序 | 第54-57页 |
| 2.5 实验结果与分析 | 第57-66页 |
| 2.5.1 采用特定测试集 | 第58-62页 |
| 2.5.2 采用ATALANTA生成的确定性测试集 | 第62-66页 |
| 2.6 本章小结 | 第66-67页 |
| 第三章 基于块融合与相容性的测试数据编码压缩研究 | 第67-93页 |
| 3.1 引言 | 第67-68页 |
| 3.2 BM编码测试压缩的局限性 | 第68-70页 |
| 3.3 基于块融合与相容性的测试数据编码压缩方案 | 第70-83页 |
| 3.3.1 BMC编码压缩方案 | 第70-74页 |
| 3.3.2 解压缩电路结构 | 第74-78页 |
| 3.3.3 实验结果与分析 | 第78-83页 |
| 3.4 基于块融合与8特征码的测试数据编码压缩方案 | 第83-91页 |
| 3.4.1 BM-8C编码压缩方案 | 第83-86页 |
| 3.4.2 解压缩电路结构 | 第86-88页 |
| 3.4.3 实验结果与分析 | 第88-91页 |
| 3.5 本章小结 | 第91-93页 |
| 第四章 面向数据块编码压缩的块内重排序优化技术 | 第93-103页 |
| 4.1 引言 | 第93页 |
| 4.2 块内排序对数据块编码压缩的影响 | 第93-95页 |
| 4.3 块内重排序优化技术 | 第95-98页 |
| 4.3.1 基于混合粒子群算法的块内重排序优化算法 | 第95-97页 |
| 4.3.2 块内重排序优化解压缩结构 | 第97-98页 |
| 4.4 实验结果与分析 | 第98-101页 |
| 4.5 本章小结 | 第101-103页 |
| 第五章 扫描移位测试功耗优化技术研究 | 第103-117页 |
| 5.1 引言 | 第103页 |
| 5.2 相关技术背景 | 第103-107页 |
| 5.2.1 扫描移位测试功耗评估模型 | 第103-105页 |
| 5.2.2 扫描测试划分与扫描保持 | 第105-106页 |
| 5.2.3 Q-D连接 | 第106-107页 |
| 5.3 扫描移位测试功耗优化技术 | 第107-111页 |
| 5.3.1 低功耗扫描测试结构 | 第107页 |
| 5.3.2 Q-D连接选择性重构策略 | 第107-109页 |
| 5.3.3 基于蚁群算法的测试向量重排序算法 | 第109-111页 |
| 5.4 实验结果与分析 | 第111-115页 |
| 5.5 本章小结 | 第115-117页 |
| 第六章 结束语 | 第117-121页 |
| 6.1 论文工作总结 | 第117-118页 |
| 6.2 课题研究展望 | 第118-121页 |
| 致谢 | 第121-123页 |
| 参考文献 | 第123-135页 |
| 作者在学期间取得的学术成果 | 第135-136页 |
