| 摘要 | 第12-13页 |
| Abstract | 第13页 |
| 第一章 绪论 | 第14-27页 |
| 1.1 研究背景及意义 | 第14-17页 |
| 1.2 CMOS射频接收集成电路研究现状 | 第17-21页 |
| 1.3 论文研究内容及组织结构 | 第21-24页 |
| 1.3.1 论文研究内容 | 第21-23页 |
| 1.3.2 论文组织结构 | 第23-24页 |
| 1.4 论文的主要贡献与创新点 | 第24-27页 |
| 第二章 CMOS射频接收集成电路关键技术分析与研究 | 第27-103页 |
| 2.1 宽带CMOS射频接收集成电路关键技术分析 | 第27-50页 |
| 2.1.1 输入匹配技术 | 第27-43页 |
| 2.1.2 多带宽频点滤波器带宽校准电路设计 | 第43-50页 |
| 2.2 窄带CMOS射频接收集成电路关键技术分析 | 第50-55页 |
| 2.2.1 输入匹配技术 | 第50-52页 |
| 2.2.2 高线性射频前端 | 第52-55页 |
| 2.3 零中频CMOS射频接收集成电路关键技术分析 | 第55-70页 |
| 2.4 低中频CMOS射频接收集成电路关键技术分析 | 第70-81页 |
| 2.5 宽范围频率综合器关键技术分析 | 第81-96页 |
| 2.5.1 环路及环路带宽稳定性实现 | 第82-92页 |
| 2.5.2 快速锁定技术 | 第92-96页 |
| 2.6 基于SFDR的射频接收机链路预算 | 第96-101页 |
| 2.7 本章小结 | 第101-103页 |
| 第三章 宽带多标准零中频CMOS射频接收机设计实现 | 第103-138页 |
| 3.1 通信系统概述 | 第103-107页 |
| 3.2 Spec需求及链路预算 | 第107-110页 |
| 3.3 系统架构设计 | 第110-112页 |
| 3.4 具体模块电路设计 | 第112-132页 |
| 3.4.1 射频前端电路设计 | 第112-122页 |
| 3.4.2 模拟基带电路设计 | 第122-130页 |
| 3.4.3 频率综合器电路设计 | 第130-132页 |
| 3.5 实测结果 | 第132-137页 |
| 3.6 本章小结 | 第137-138页 |
| 第四章 窄带多标准低中频CMOS射频接收机设计实现 | 第138-201页 |
| 4.1 通信系统概述 | 第138-143页 |
| 4.2 Spec需求及链路预算 | 第143-149页 |
| 4.3 兼容GPS-L1/BD-B1的GNSS射频接收机设计实现 | 第149-171页 |
| 4.3.1 系统架构设计 | 第149-151页 |
| 4.3.2 具体电路模块设计 | 第151-163页 |
| 4.3.3 实测结果 | 第163-171页 |
| 4.4 兼容全频点的GNSS射频接收机设计实现 | 第171-199页 |
| 4.4.1 系统架构设计 | 第171-179页 |
| 4.4.2 具体电路模块设计 | 第179-193页 |
| 4.4.3 实测结果 | 第193-199页 |
| 4.5 本章小节 | 第199-201页 |
| 第五章 总结和展望 | 第201-204页 |
| 5.1 工作总结 | 第201-203页 |
| 5.2 工作展望 | 第203-204页 |
| 致谢 | 第204-206页 |
| 参考文献 | 第206-222页 |
| 作者在学期间取得的学术成果 | 第222-223页 |
