| 摘要 | 第5-7页 |
| abstract | 第7-9页 |
| 第1章 绪论 | 第13-19页 |
| 1.1 课题研究背景及意义 | 第13-14页 |
| 1.2 国内外发展现状 | 第14-17页 |
| 1.2.1 船体结构应力监测发展现状 | 第14-16页 |
| 1.2.2 多核DSP的研究现状 | 第16-17页 |
| 1.3 论文主要工作及结构安排 | 第17-19页 |
| 第2章 船体结构应力监测系统简介及平台方案设计 | 第19-23页 |
| 2.1 船体结构应力监测系统简介 | 第19-20页 |
| 2.1.1 系统的定义 | 第19页 |
| 2.1.2 系统的构成 | 第19-20页 |
| 2.2 系统平台的方案设计 | 第20-22页 |
| 2.2.1 系统平台功能需求 | 第20-21页 |
| 2.2.2 系统平台总体结构方案 | 第21-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第3章 系统平台硬件设计 | 第23-53页 |
| 3.1 系统平台硬件整体构架 | 第23-24页 |
| 3.2 芯片选型 | 第24-30页 |
| 3.2.1 DSP芯片的选型 | 第24-25页 |
| 3.2.2 多核DSP TMS320C6678简介 | 第25-30页 |
| 3.3 TMS320C6678最小系统设计 | 第30-41页 |
| 3.3.1 JTAG仿真电路设计 | 第31-33页 |
| 3.3.2 电源设计 | 第33-37页 |
| 3.3.3 时钟与复位设计 | 第37-41页 |
| 3.4 存储器及BOOT接口设计 | 第41-48页 |
| 3.4.1 高速片外DDR3接口设计 | 第41-44页 |
| 3.4.2 片外Flash接口设计 | 第44-47页 |
| 3.4.3 BOOT模式设计 | 第47-48页 |
| 3.5 DSP通信接口设计 | 第48-52页 |
| 3.5.1 以太网接口设计 | 第48-51页 |
| 3.5.2 RS232串口设计 | 第51-52页 |
| 3.6 本章小结 | 第52-53页 |
| 第4章 系统平台软件设计 | 第53-71页 |
| 4.1 系统平台软件总体设计 | 第53页 |
| 4.2 DSP软件设计 | 第53-64页 |
| 4.2.1 多核DSP软件开发平台 | 第53-56页 |
| 4.2.2 DSP软件构架 | 第56-57页 |
| 4.2.3 以太网通信程序设计 | 第57-58页 |
| 4.2.4 RS232通信程序设计 | 第58-59页 |
| 4.2.5 多核DSP并行程序设计 | 第59-64页 |
| 4.3 上位机软件设计 | 第64-70页 |
| 4.3.1 上位机软件设计环境 | 第64-65页 |
| 4.3.2 上位机软件构架 | 第65页 |
| 4.3.3 上位机界面设计 | 第65-66页 |
| 4.3.4 上位机通信设计 | 第66-69页 |
| 4.3.5 数据显示和存储设计 | 第69-70页 |
| 4.4 本章小结 | 第70-71页 |
| 第5章 系统平台调试 | 第71-83页 |
| 5.1 电源与时钟调试 | 第71-73页 |
| 5.1.1 电源控制模块调试 | 第71-72页 |
| 5.1.2 时钟调试 | 第72-73页 |
| 5.2 通信接口调试 | 第73-75页 |
| 5.2.1 网口调试 | 第73-75页 |
| 5.2.2 串口调试 | 第75页 |
| 5.3 DDR3存储器调试 | 第75-77页 |
| 5.3.1 DDR3接口初始化 | 第76页 |
| 5.3.2 DDR3读写测试 | 第76-77页 |
| 5.4 多核DSP并行调试 | 第77-82页 |
| 5.4.1 多核DSP任务调度 | 第77-78页 |
| 5.4.2 多核DSP内存分配 | 第78页 |
| 5.4.3 多核并行验证 | 第78-82页 |
| 5.5 本章小结 | 第82-83页 |
| 结论与展望 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 攻读硕士期间发表的论文和参与的项目 | 第89-91页 |
| 致谢 | 第91页 |