集成电路低功耗可测性设计技术的分析与实现

摘要	第1-7页
ABSTRACT	第7-11页
第一章 绪论	第11-15页
·课题研究意义和必要性	第11-12页
·国内外研究现状	第12-13页
·本文主要工作	第13-14页
·本论文的结构安排	第14-15页
第二章 集成电路的低功耗可测性设计	第15-34页
·什么是可测性设计	第15-17页
·可测性设计方法	第17-28页
·功能点测试法	第17-18页
·扫描测试法	第18-23页
·内建自测试法	第23-26页
·边界扫描测试法	第26-28页
·低功耗可测性设计方法	第28-34页
·基于扫描的低功耗可测性设计方法	第28-30页
·基于内建自测试的低功耗可测性设计方法	第30-34页
第三章 芯片测试结构总体设计	第34-44页
·芯片系统架构	第34-35页
·芯片测试需求分析	第35-36页
·芯片可测性设计工具及设计流程	第36-38页
·芯片可测性设计总体方案	第38-39页
·代码设计与 DFT 相关的规则	第39-44页
第四章 低功耗测试的具体实现	第44-67页
·采用低功耗测试技术的目标	第44页
·低功耗的扫描链技术实现	第44-59页
·测试时钟规划	第45-51页
·测试规划	第51-59页
·低功耗 BIST 测试实现	第59-63页
·存储器测试控制器门控设计	第59-60页
·存储器测试规划	第60-63页
·结果分析	第63-66页
·本章小结	第66-67页
第五章 结论	第67-69页
·本文的主要贡献	第67页
·下一步工作的展望	第67-69页
致谢	第69-70页
参考文献	第70-73页
攻硕期间取得的研究成果	第73-74页