基于扫描链重排序的低功耗测试方法研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 插图索引 | 第9-10页 |
| 附表索引 | 第10-11页 |
| 第1章 绪论 | 第11-18页 |
| ·研究背景及意义 | 第11-12页 |
| ·国内外研究发展及现状 | 第12-15页 |
| ·主要研究内容 | 第15-17页 |
| ·组织结构 | 第17-18页 |
| 第2章 集成电路测试与可测试性设计 | 第18-31页 |
| ·集成电路测试概论 | 第18-20页 |
| ·集成电路测试的作用 | 第18页 |
| ·集成电路测试的分类 | 第18-19页 |
| ·集成电路测试的原理 | 第19-20页 |
| ·故障与故障模型 | 第20-26页 |
| ·故障 | 第20-21页 |
| ·故障模型 | 第21-23页 |
| ·故障模拟 | 第23-26页 |
| ·测试生成 | 第26-27页 |
| ·可测试性设计 | 第27-30页 |
| ·可测试性设计概论 | 第27-28页 |
| ·扫描设计 | 第28-30页 |
| ·小结 | 第30-31页 |
| 第3章 测试功耗和线长优化的扫描链重排序方法 | 第31-47页 |
| ·引言 | 第31页 |
| ·扫描链及其内部跳变活动分析 | 第31-34页 |
| ·扫描链重排序 | 第34页 |
| ·无关位的填充方法分析 | 第34-35页 |
| ·触发器关联度分析 | 第35-39页 |
| ·测试响应关联度 | 第36-37页 |
| ·测试向量关联度 | 第37-39页 |
| ·扫描单元对组合电路功耗影响分析 | 第39-41页 |
| ·扫描链线长约束分析 | 第41-42页 |
| ·成本函数 | 第42-43页 |
| ·重排序算法分析 | 第43-45页 |
| ·小结 | 第45-47页 |
| 第4章 实验与分析 | 第47-51页 |
| ·实验流程 | 第47-48页 |
| ·功耗统计 | 第48页 |
| ·实验结果及分析 | 第48-50页 |
| ·小结 | 第50-51页 |
| 结论 | 第51-53页 |
| 参考文献 | 第53-57页 |
| 致谢 | 第57-58页 |
| 附录 A 攻读学位期间所发表的学术论文目录 | 第58页 |
