片上网络低费用测试方法研究
摘要 | 第1-6页 |
Abstract | 第6-10页 |
插图索引 | 第10-11页 |
附表索引 | 第11-12页 |
第1章 绪论 | 第12-17页 |
·课题的研究背景和研究意义 | 第12-13页 |
·国内外研究现状 | 第13-15页 |
·本文主要工作与组织结构 | 第15-17页 |
第2章 集成电路测试技术 | 第17-24页 |
·集成电路测试概述 | 第17-18页 |
·可测试性设计方法 | 第18-23页 |
·Ad-Hoc技术 | 第18-19页 |
·扫描设计技术 | 第19-20页 |
·内建自测试技术 | 第20-21页 |
·边界扫描测试技术 | 第21-23页 |
·本章小结 | 第23-24页 |
第3章 系统级电路设计和测试技术 | 第24-37页 |
·SoC技术 | 第24-28页 |
·总线架构技术 | 第24-27页 |
·IP核复用技术 | 第27-28页 |
·NoC技术 | 第28-31页 |
·SoC嵌入式IP核测试技术 | 第31-34页 |
·IEEE P1500测试结构 | 第31-33页 |
·测试访问机制与测试调度 | 第33-34页 |
·多核背景下NoC测试面临的挑战 | 第34-36页 |
·本章小结 | 第36-37页 |
第4章 网络芯片性能分析 | 第37-43页 |
·常见的NoC拓扑结构 | 第37-39页 |
·模拟器gpNoCsim介绍 | 第39-41页 |
·网络性能实验对比 | 第41-42页 |
·本章小结 | 第42-43页 |
第5章 基于BFT型NoC低费用测试方法的实现 | 第43-52页 |
·BFT型NoC节点编码设计 | 第44页 |
·组播测试路由协议设计 | 第44-46页 |
·具有比较功能的路由器结构设计 | 第46-47页 |
·实验与分析 | 第47-50页 |
·参数计算方法 | 第47-49页 |
·实验结果分析 | 第49-50页 |
·本章小结 | 第50-52页 |
第6章 虚通道数对测试结构的影响分析 | 第52-56页 |
·网络芯片与虚通道技术 | 第52-53页 |
·虚通道分配后测试结构的实验分析 | 第53-55页 |
·本章小结 | 第55-56页 |
结论 | 第56-58页 |
参考文献 | 第58-63页 |
附录A 攻读硕士学位期间发表的论文和参加的项目 | 第63-64页 |
致谢 | 第64页 |