首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--测试和检验论文

片上网络低费用测试方法研究

摘要第1-6页
Abstract第6-10页
插图索引第10-11页
附表索引第11-12页
第1章 绪论第12-17页
   ·课题的研究背景和研究意义第12-13页
   ·国内外研究现状第13-15页
   ·本文主要工作与组织结构第15-17页
第2章 集成电路测试技术第17-24页
   ·集成电路测试概述第17-18页
   ·可测试性设计方法第18-23页
     ·Ad-Hoc技术第18-19页
     ·扫描设计技术第19-20页
     ·内建自测试技术第20-21页
     ·边界扫描测试技术第21-23页
   ·本章小结第23-24页
第3章 系统级电路设计和测试技术第24-37页
   ·SoC技术第24-28页
     ·总线架构技术第24-27页
     ·IP核复用技术第27-28页
   ·NoC技术第28-31页
   ·SoC嵌入式IP核测试技术第31-34页
     ·IEEE P1500测试结构第31-33页
     ·测试访问机制与测试调度第33-34页
   ·多核背景下NoC测试面临的挑战第34-36页
   ·本章小结第36-37页
第4章 网络芯片性能分析第37-43页
   ·常见的NoC拓扑结构第37-39页
   ·模拟器gpNoCsim介绍第39-41页
   ·网络性能实验对比第41-42页
   ·本章小结第42-43页
第5章 基于BFT型NoC低费用测试方法的实现第43-52页
   ·BFT型NoC节点编码设计第44页
   ·组播测试路由协议设计第44-46页
   ·具有比较功能的路由器结构设计第46-47页
   ·实验与分析第47-50页
     ·参数计算方法第47-49页
     ·实验结果分析第49-50页
   ·本章小结第50-52页
第6章 虚通道数对测试结构的影响分析第52-56页
   ·网络芯片与虚通道技术第52-53页
   ·虚通道分配后测试结构的实验分析第53-55页
   ·本章小结第55-56页
结论第56-58页
参考文献第58-63页
附录A 攻读硕士学位期间发表的论文和参加的项目第63-64页
致谢第64页

论文共64页,点击 下载论文
上一篇:基于总线调度与缓冲器添加的SOC测试方法研究
下一篇:基于扫描链阻塞技术降低测试费用的方法研究