GSM芯片的逻辑物理综合与验证
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-8页 |
| 第一章 绪论 | 第8-10页 |
| ·研究背景 | 第8页 |
| ·研究内容与创新 | 第8-10页 |
| 第二章 GSM芯片逻辑综合的研究与实现 | 第10-18页 |
| ·逻辑综合概述 | 第10页 |
| ·GSM芯片的逻辑综合 | 第10-14页 |
| ·导入RTL代码 | 第11-12页 |
| ·优化RTL代码 | 第12页 |
| ·面积优化 | 第12-13页 |
| ·插入扫描链 | 第13-14页 |
| ·时序优化 | 第14页 |
| ·GSM芯片的设计约束 | 第14-16页 |
| ·GSM芯片的逻辑综合后检查 | 第16页 |
| ·小结 | 第16-18页 |
| 第三章 GSM芯片物理综合的研究与实现 | 第18-60页 |
| ·物理综合概述 | 第18页 |
| ·协同设计 | 第18-20页 |
| ·协同设计概论 | 第18-19页 |
| ·协同设计的设计方法 | 第19-20页 |
| ·协同设计的产出 | 第20页 |
| ·版图规划 | 第20-27页 |
| ·版图规划概论与重要性 | 第20-21页 |
| ·版图规划的设计方法 | 第21-27页 |
| ·电源规划 | 第27-36页 |
| ·布满整个设计的电源网络 | 第27-31页 |
| ·布满标准单元区域的电源轨道 | 第31-32页 |
| ·单独为IP核设计的电源环或电源连接 | 第32-34页 |
| ·单独为片上内存设计的电源连接 | 第34-35页 |
| ·单独为接口电路设计的电源连接 | 第35-36页 |
| ·布局 | 第36-41页 |
| ·全局布局 | 第37页 |
| ·粗略布局 | 第37页 |
| ·精细布局 | 第37-39页 |
| ·增量布局 | 第39页 |
| ·ECO布局 | 第39-40页 |
| ·区域化布局 | 第40-41页 |
| ·时钟束综合 | 第41-46页 |
| ·时钟束约束 | 第41-44页 |
| ·时钟束建立 | 第44-45页 |
| ·时钟束优化 | 第45-46页 |
| ·布线 | 第46-51页 |
| ·短棒布线 | 第46-47页 |
| ·全局布线 | 第47-49页 |
| ·轨道布线 | 第49页 |
| ·细致布线 | 第49-50页 |
| ·布线优化 | 第50-51页 |
| ·布线检查 | 第51页 |
| ·优化 | 第51-57页 |
| ·添加PCI单元 | 第51-52页 |
| ·添加冗余通过孔 | 第52-53页 |
| ·添加填充单元 | 第53-54页 |
| ·添加mpin | 第54-57页 |
| ·输出 | 第57-59页 |
| ·GDS | 第57-58页 |
| ·DEF | 第58页 |
| ·LEF | 第58页 |
| ·网表 | 第58-59页 |
| ·小结 | 第59-60页 |
| 第四章 GSM芯片的验证 | 第60-70页 |
| ·验证技术概述 | 第60页 |
| ·静态时序分析 | 第60-66页 |
| ·建立时间检查 | 第61-62页 |
| ·保持时间检查 | 第62页 |
| ·过渡时间检查 | 第62-63页 |
| ·功能模式检查 | 第63-64页 |
| ·scan shift模式检查 | 第64页 |
| ·scan capture模式检查 | 第64-65页 |
| ·mbist模式检查 | 第65-66页 |
| ·版图验证 | 第66-68页 |
| ·DRC设计规则检查 | 第66-67页 |
| ·LVS版图与电路等价性检查 | 第67-68页 |
| ·形式验证 | 第68页 |
| ·电压降分析 | 第68-69页 |
| ·其他特殊检查 | 第69-70页 |
| 第五章 总结 | 第70-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-75页 |
