| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 绪论 | 第15-20页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-18页 |
| 1.3 研究内容 | 第18-19页 |
| 1.4 文章结构 | 第19页 |
| 1.5 本章小结 | 第19-20页 |
| 2 UVM介绍与研究 | 第20-29页 |
| 2.1 基于SYSTEMVERILOG的验证方法学 | 第20-23页 |
| 2.1.1 层次化的结构 | 第20-21页 |
| 2.1.2 产生随机激励的验证 | 第21-22页 |
| 2.1.3 基于断言和覆盖率的验证 | 第22-23页 |
| 2.2 UVM验证平台 | 第23-26页 |
| 2.2.1 UVM类的层次结构 | 第23-24页 |
| 2.2.2 UVM验证平台组件 | 第24-26页 |
| 2.3 UVM验证机制 | 第26-28页 |
| 2.3.1 phase机制 | 第26-27页 |
| 2.3.2 TLM通信机制 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 3 串行总线硬件架构设计 | 第29-40页 |
| 3.1 串行总线协议分析 | 第29-33页 |
| 3.1.1 串行总线协议特征 | 第29-33页 |
| 3.1.2 串行总线协议共性分析 | 第33页 |
| 3.2 硬件架构设计 | 第33-37页 |
| 3.2.1 主机接口 | 第34页 |
| 3.2.2 功能模块 | 第34-36页 |
| 3.2.3 引脚模块 | 第36-37页 |
| 3.3 功能点分析 | 第37-39页 |
| 3.3.1 UART特性分析 | 第37页 |
| 3.3.2 SPI特性分析 | 第37-38页 |
| 3.3.3 I2C特性分析 | 第38-39页 |
| 3.4 本章小结 | 第39-40页 |
| 4 串行总线的层次化验证平台设计 | 第40-53页 |
| 4.1 验证计划 | 第40页 |
| 4.2 层次化公用库的设计 | 第40-47页 |
| 4.2.1 事务级建模 | 第41-42页 |
| 4.2.2 组件级建模 | 第42-43页 |
| 4.2.3 功能级建模 | 第43-45页 |
| 4.2.4 UVC级建模 | 第45-47页 |
| 4.3 改进的TRANSACTION定义 | 第47-49页 |
| 4.4 验证平台架构的设计 | 第49-52页 |
| 4.4.1 验证平台的层次化结构 | 第49-50页 |
| 4.4.2 验证平台的重用性探究 | 第50-51页 |
| 4.4.3 验证平台的工作机制 | 第51页 |
| 4.4.4 验证平台的运行流程 | 第51-52页 |
| 4.5 本章小结 | 第52-53页 |
| 5 验证平台的测试与仿真结果 | 第53-63页 |
| 5.1 验证环境的配置 | 第53页 |
| 5.2 模块级验证 | 第53-57页 |
| 5.2.1 UART收发数据验证 | 第54-55页 |
| 5.2.2 SPI收发数据验证 | 第55-56页 |
| 5.2.3 I2C寻址验证 | 第56-57页 |
| 5.3 芯片级验证 | 第57-60页 |
| 5.3.1 SOC验证平台设计 | 第57-59页 |
| 5.3.2 与DMA的交互验证 | 第59-60页 |
| 5.4 验证结果分析 | 第60-62页 |
| 5.4.1 覆盖率分析 | 第60页 |
| 5.4.2 效率分析 | 第60-62页 |
| 5.5 本章小结 | 第62-63页 |
| 6 总结与展望 | 第63-65页 |
| 6.1 论文研究工作总结 | 第63页 |
| 6.2 今后工作展望 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 作者简历 | 第69-70页 |
| 作者攻读硕士学位期间发表的论文 | 第70页 |