复杂数字电路板的可测性研究
| 摘要 | 第1-7页 |
| Abstract | 第7-14页 |
| 第1章 绪论 | 第14-20页 |
| ·研究背景 | 第14-15页 |
| ·可测性技术综述 | 第15-18页 |
| ·可测性技术的理论基础 | 第15-16页 |
| ·可测性技术的现状 | 第16页 |
| ·提高可测性的主要方法 | 第16-18页 |
| ·国内外研究现状 | 第18页 |
| ·本文的主要工作及论文结构 | 第18-20页 |
| ·本文的主要工作 | 第18-19页 |
| ·本文的结构 | 第19-20页 |
| 第2章 专用可测性设计 | 第20-27页 |
| ·可测性分析 | 第20-24页 |
| ·电路的可控制性 | 第20-21页 |
| ·电路的可观测性 | 第21-22页 |
| ·可测性度量 | 第22-24页 |
| ·可测性改善方法 | 第24-26页 |
| ·增加测试点 | 第24-25页 |
| ·简化测试图形 | 第25页 |
| ·时序电路优化 | 第25页 |
| ·避免逻辑冗余 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 内建自测试法 | 第27-48页 |
| ·引言 | 第27页 |
| ·随机逻辑内建自测试原理 | 第27-33页 |
| ·伪随机测试序列生成 | 第28-31页 |
| ·测试响应分析 | 第31-33页 |
| ·随机逻辑内建自测试设计 | 第33-38页 |
| ·模式选择单元 | 第33-34页 |
| ·测试向量生成单元 | 第34-36页 |
| ·特征分析单元 | 第36页 |
| ·比较单元 | 第36页 |
| ·系统仿真 | 第36-37页 |
| ·故障模拟 | 第37-38页 |
| ·嵌入式存储器的内建自测试设计 | 第38-43页 |
| ·存储器故障类型分析 | 第38-39页 |
| ·存储器的测试算法 | 第39-41页 |
| ·存储器内建自测试原理 | 第41-43页 |
| ·MBIST 电路的设计 | 第43-47页 |
| ·模式选择单元 | 第44页 |
| ·地址产生单元 | 第44-45页 |
| ·测试向量生成单元 | 第45页 |
| ·特征分析单元 | 第45页 |
| ·比较单元 | 第45-46页 |
| ·系统仿真 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 边界扫描法 | 第48-63页 |
| ·引言 | 第48页 |
| ·边界扫描法原理 | 第48-56页 |
| ·IEEE 1149.1 标准概述 | 第48-49页 |
| ·边界扫描法的测试原理 | 第49-51页 |
| ·JTAG 的基本结构及BSDL 语言 | 第51-56页 |
| ·JTAG 软核设计 | 第56-62页 |
| ·TAP 控制器 | 第56-58页 |
| ·指令寄存器 | 第58-60页 |
| ·数据寄存器 | 第60-61页 |
| ·系统仿真 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第5章 工程实例 | 第63-82页 |
| ·测试设备及待测板简介 | 第63-66页 |
| ·待测板可测性分析 | 第64-65页 |
| ·测试平台简述 | 第65-66页 |
| ·测试工程开发 | 第66-79页 |
| ·完备性测试 | 第67-69页 |
| ·互连测试 | 第69-73页 |
| ·存储器测试 | 第73-77页 |
| ·其他测试 | 第77-79页 |
| ·故障检测及分析 | 第79-81页 |
| ·本章小结 | 第81-82页 |
| 第6章 结论 | 第82-84页 |
| ·全文总结 | 第82页 |
| ·展望 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 在学期间的研究成果及发表的学术论文 | 第86-88页 |
| 致谢 | 第88-90页 |
| 附录 | 第90-91页 |
| 摘要 | 第91-92页 |
