| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-16页 |
| ·研究背景 | 第9页 |
| ·纠错编码的发展历史 | 第9-12页 |
| ·Shannon 信道编码定理 | 第10-11页 |
| ·信道编码的发展历史 | 第11-12页 |
| ·RS 码的发展及研究现状 | 第12-13页 |
| ·Turbo 码的发展及研究现状 | 第13-15页 |
| ·本文的研究内容及其工作 | 第15-16页 |
| 第二章 RS 码编译码 | 第16-31页 |
| ·基本概念 | 第16-20页 |
| ·差错控制方式 | 第16-17页 |
| ·有关术语 | 第17-18页 |
| ·抽象代数概念 | 第18-19页 |
| ·循环码的定义 | 第19页 |
| ·循环码的生成多项式与生成矩阵 | 第19-20页 |
| ·RS 码的基本原理 | 第20-21页 |
| ·RS 码的定义 | 第20-21页 |
| ·RS 码的编码 | 第21-23页 |
| ·K 级编码器 | 第22-23页 |
| ·N-K 级编码器 | 第23页 |
| ·RS 码译码 | 第23-30页 |
| ·求伴随式 | 第24页 |
| ·用伯利坎普算法求错误位置多项式 | 第24-27页 |
| ·确定错误位置 | 第27-28页 |
| ·求错误值 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 软判决译码 | 第31-39页 |
| ·软判决概述 | 第31页 |
| ·模拟电压的量化 | 第31-34页 |
| ·码元可信度与量化电平 | 第34-35页 |
| ·Chase 算法和GMD 算法 | 第35-37页 |
| ·GMD 算法 | 第35-36页 |
| ·Chase 算法 | 第36-37页 |
| ·仿真结果 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 RS 码编译码器的 FPGA 实现 | 第39-60页 |
| ·可编程逻辑器件（FPGA）简介 | 第39-42页 |
| ·基本逻辑运算电路的设计 | 第42-45页 |
| ·有限域加法器的设计 | 第42页 |
| ·有限域求逆运算电路 | 第42页 |
| ·有限域的乘法电路设计 | 第42-45页 |
| ·RS 编码器的设计 | 第45-48页 |
| ·RS 码编码器结构图 | 第45-46页 |
| ·编码器模块说明 | 第46-47页 |
| ·仿真及资源利用分析 | 第47-48页 |
| ·译码器设计 | 第48-57页 |
| ·求伴随式模块 | 第48-51页 |
| ·BM 迭代模块 | 第51-54页 |
| ·钱搜索模块 | 第54-55页 |
| ·求错误值模块 | 第55-57页 |
| ·译码器整体设计仿真 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 第五章 RS 乘积码及其 FPGA 实现 | 第60-74页 |
| ·级联码概述 | 第60页 |
| ·RS 乘积码的构造 | 第60-61页 |
| ·RS 乘积码的软判决迭代译码 | 第61-66页 |
| ·噪声对码元可信度的影响分析 | 第62页 |
| ·软信息的二位联合修正 | 第62-65页 |
| ·仿真结果 | 第65-66页 |
| ·RS(15，11)码 FPGA 实现 | 第66-69页 |
| ·RS(15，11)码软判决译码流程 | 第66-67页 |
| ·RS（15，11）码软判决译码FPGA 实现 | 第67-68页 |
| ·RS（15，11）码软判决仿真结果 | 第68-69页 |
| ·RS(225，121)乘积码 FPGA 实现 | 第69-73页 |
| ·RS（225，121）乘积码软判决译码流程 | 第69-71页 |
| ·RS（225，121）乘积码软判决译码器接口模块 | 第71-72页 |
| ·RS（225，121）乘积码软判决译码器仿真图 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-75页 |
| ·论文总结 | 第74页 |
| ·研究展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读学位期间发表的学术论文 | 第79页 |