延时故障检测功能在DFT中的实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-9页 |
| 1.1 边界扫描的研究背景 | 第7页 |
| 1.2 国内外研究现状及发展趋势 | 第7-8页 |
| 1.3 论文研究方法和章节安排 | 第8-9页 |
| 第二章 可测性设计 | 第9-18页 |
| 2.1 扫描路径技术 | 第9-10页 |
| 2.2 内建自测试技术 | 第10-11页 |
| 2.2.1 穷举测试生成法 | 第11页 |
| 2.2.2 伪穷举测试生成发 | 第11页 |
| 2.2.3 伪随机测试生成法 | 第11页 |
| 2.2.4 加权伪随机测试生成法 | 第11页 |
| 2.3 边界扫描技术 | 第11-18页 |
| 2.3.1 IEEE Std 1149.1 | 第12-13页 |
| 2.3.2 IEEE Std 1149.4 | 第13-14页 |
| 2.3.3 IEEE Std 1149.5 | 第14-15页 |
| 2.3.4 IEEE Std 1149.6 | 第15-16页 |
| 2.3.5 IEEE Std 1149.7 | 第16-17页 |
| 2.3.6 IEEE Std 1500 | 第17-18页 |
| 第三章 IEEE 1500概况 | 第18-25页 |
| 3.1 测试语言 | 第18页 |
| 3.2 可扩展的核心测试架构 | 第18-19页 |
| 3.3 延时测试方案 | 第19-20页 |
| 3.4 宽边测试结构与脉冲滤波器 | 第20-25页 |
| 3.4.1 SOC的宽边测试的DFT结构 | 第20-22页 |
| 3.4.2 时钟脉冲滤波器 | 第22-25页 |
| 第四章 基于IEEE1500标准的电路改进 | 第25-36页 |
| 4.1 边界寄存器 | 第25-27页 |
| 4.1.1 输入WBR | 第25-26页 |
| 4.1.2 输出WBR | 第26-27页 |
| 4.2 同步控制 | 第27-28页 |
| 4.3 时钟控制器 | 第28-31页 |
| 4.3.1 时钟门控和开关电路 | 第28页 |
| 4.3.2 控制单元 | 第28-30页 |
| 4.3.3 整合的时钟控制器 | 第30-31页 |
| 4.4 TAP控制器 | 第31-34页 |
| 4.5 延时故障测试序列 | 第34-36页 |
| 第五章 基于IEEE 1500的延时故障测试 | 第36-39页 |
| 5.1 延时故障测试架构 | 第36-37页 |
| 5.2 延时测试应用时间 | 第37页 |
| 5.3 面积与延时的关系 | 第37-39页 |
| 第六章 结论与未来工作 | 第39-40页 |
| 6.1 总结 | 第39页 |
| 6.2 未来的工作 | 第39-40页 |
| 参考文献 | 第40-43页 |
| 附录 | 第43-56页 |
| 申请学位期间的研究成果及发表的学术论文 | 第56-57页 |
| 致谢 | 第57页 |
