基于光电混合互连结构的DMA通信机制研究
| 摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第8-16页 |
| 1.1 课题背景及意义 | 第8-9页 |
| 1.2 国内外发展现状 | 第9-14页 |
| 1.2.1 片上互连网络发展现状 | 第10-13页 |
| 1.2.2 DMA发展现状 | 第13-14页 |
| 1.3 研究内容及安排 | 第14-16页 |
| 2 DMA基础理论 | 第16-26页 |
| 2.1 DMA概述 | 第16-20页 |
| 2.1.1 DMA传送方式的概念 | 第16页 |
| 2.1.2 DMA方式的传送过程 | 第16-18页 |
| 2.1.3 DMA的传送方式 | 第18-20页 |
| 2.2 DMA控制器 | 第20-24页 |
| 2.2.1 DMA控制器的基本组成 | 第20-21页 |
| 2.2.2 DMA控制器的工作状态 | 第21-22页 |
| 2.2.3 DMA控制器的操作类型 | 第22页 |
| 2.2.4 DMA与CPU分时访问内存的基本方法 | 第22-24页 |
| 2.3 本章小结 | 第24-26页 |
| 3 光电混合互连结构 | 第26-46页 |
| 3.1 光电混合互连网络的通信协议 | 第26-28页 |
| 3.2 NOC互连结构 | 第28-39页 |
| 3.2.1 路由器微结构设计 | 第31-37页 |
| 3.2.2 路由器顶层连线及仿真 | 第37-39页 |
| 3.3 光总线互连结构 | 第39-41页 |
| 3.3.1 光总线建模 | 第40-41页 |
| 3.3.2 光总线仿真 | 第41页 |
| 3.4 资源网络接口 | 第41-43页 |
| 3.5 光电混合互连结构 | 第43-44页 |
| 3.6 本章小结 | 第44-46页 |
| 4 DMA控制器的设计与建模 | 第46-66页 |
| 4.1 DMA控制器设计目标 | 第46页 |
| 4.2 DMA控制器整体模块划分 | 第46-47页 |
| 4.3 DMA控制器子模块详细设计与建模 | 第47-59页 |
| 4.3.1 Slave模块 | 第47-48页 |
| 4.3.2 Master模块 | 第48-50页 |
| 4.3.3 硬件握手模块 | 第50-51页 |
| 4.3.4 寄存器模块 | 第51-52页 |
| 4.3.5 译码模块 | 第52-53页 |
| 4.3.6 模式选择模块 | 第53-54页 |
| 4.3.7 地址模块 | 第54-55页 |
| 4.3.8 FIFO模块 | 第55-56页 |
| 4.3.9 主机模式请求模块 | 第56-57页 |
| 4.3.10 中断模块 | 第57-59页 |
| 4.3.11 DMA控制器顶层模块 | 第59页 |
| 4.4 DMA控制器整体功能仿真 | 第59-65页 |
| 4.5 本章小结 | 第65-66页 |
| 5 性能分析 | 第66-74页 |
| 5.1 系统整体结构 | 第66-67页 |
| 5.2 软硬件协同仿真 | 第67-68页 |
| 5.3 光电混合互连网络性能分析 | 第68-72页 |
| 5.3.1 零负载性能 | 第68-71页 |
| 5.3.2 非零负载性能 | 第71-72页 |
| 5.4 DMA控制器一对多模式性能分析 | 第72-73页 |
| 5.5 本章小结 | 第73-74页 |
| 6 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74-75页 |
| 6.2 展望 | 第75-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-80页 |
