动态可切换流水线RISC-V处理器建模与实现
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 集成电路和处理器 | 第8-9页 |
| 1.2 处理器的应用与物联网 | 第9-10页 |
| 1.3 国内外研究进展 | 第10-12页 |
| 1.4 本文研究内容及论文章节安排 | 第12-14页 |
| 2 相关技术基础 | 第14-28页 |
| 2.1 处理器设计技术 | 第14-16页 |
| 2.1.1 处理器架构 | 第14-15页 |
| 2.1.2 指令集 | 第15-16页 |
| 2.2 流水线技术 | 第16-21页 |
| 2.2.1 三级流水线 | 第16-17页 |
| 2.2.2 五级流水线 | 第17-18页 |
| 2.2.3 流水线上的冒险 | 第18-21页 |
| 2.3 低功耗设计技术 | 第21-23页 |
| 2.3.1 系统级 | 第21-22页 |
| 2.3.2 电路级 | 第22页 |
| 2.3.3 工艺级 | 第22页 |
| 2.3.4 本文的低功耗设计思想 | 第22-23页 |
| 2.4 建模方法 | 第23-27页 |
| 2.4.1 传统建模方法 | 第23-25页 |
| 2.4.2 SystemC建模方法 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 3 处理器设计 | 第28-44页 |
| 3.1 软硬件协同 | 第28-34页 |
| 3.1.1 系统软硬件通信逻辑 | 第28-30页 |
| 3.1.2 系统数据的存储与交互 | 第30-31页 |
| 3.1.3 LP模式软硬件通信逻辑 | 第31-32页 |
| 3.1.4 HP模式软硬件通信逻辑 | 第32-33页 |
| 3.1.5 HP模式与LP模式的切换 | 第33-34页 |
| 3.2 硬件设计 | 第34-43页 |
| 3.2.1 高性能模式结构设计 | 第34-41页 |
| 3.2.2 低功耗模式结构设计 | 第41-42页 |
| 3.2.3 整体结构 | 第42-43页 |
| 3.3 本章小结 | 第43-44页 |
| 4 处理器建模、实现与功能仿真 | 第44-54页 |
| 4.1 SystemC建模与功能仿真 | 第44-48页 |
| 4.1.1 CPU建模 | 第44-45页 |
| 4.1.2 SRAM建模 | 第45-46页 |
| 4.1.3 CA模型测试步骤及结果 | 第46-48页 |
| 4.2 RTL实现与功能仿真 | 第48-53页 |
| 4.2.1 RTL实现 | 第48-52页 |
| 4.2.2 RTL测试步骤及结果 | 第52-53页 |
| 4.3 本章小结 | 第53-54页 |
| 5 流片与芯片测试 | 第54-60页 |
| 5.1 流片 | 第54-56页 |
| 5.2 芯片测试 | 第56-59页 |
| 5.2.1 测试结构 | 第56-58页 |
| 5.2.2 测试时钟与工作模式 | 第58-59页 |
| 5.3 本章小结 | 第59-60页 |
| 6 性能功耗分析 | 第60-64页 |
| 6.1 McPAT | 第60-62页 |
| 6.2 DesignCompiler | 第62-63页 |
| 6.3 本章小结 | 第63-64页 |
| 7 总结与展望 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-70页 |
