| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究动机 | 第9-10页 |
| 1.2 集成电路可靠性测试技术概述 | 第10-12页 |
| 1.3 老化测试原理、现状及面临的挑战 | 第12-13页 |
| 1.4 本论文的结构安排 | 第13-15页 |
| 第二章 集成电路CMOS的老化测试方案介绍 | 第15-28页 |
| 2.1 老化测试设备介绍 | 第15-20页 |
| 2.1.1 智能机械手臂的使用 | 第17-18页 |
| 2.1.2 测试单元的配置 | 第18-19页 |
| 2.1.3 老化测试板的原理 | 第19-20页 |
| 2.2 行业中常使用的失效分析方法介绍 | 第20-28页 |
| 2.2.1 SPA分析法 | 第21-22页 |
| 2.2.2 TDR分析法 | 第22-25页 |
| 2.2.3 SAM分析法 | 第25页 |
| 2.2.4 XR分析法 | 第25-26页 |
| 2.2.5 其他失效分析法 | 第26-28页 |
| 第三章 32纳米高K金属栅极CMOS的老化测试方案 | 第28-63页 |
| 3.1 32纳米CMOS芯片的老化测试建模 | 第28-34页 |
| 3.1.1 测试设备的可靠性的考量 | 第29-33页 |
| 3.1.2 芯片可靠性测试的考量 | 第33-34页 |
| 3.2 对硬件提出的方案及实现 | 第34-41页 |
| 3.2.1 智能机械手臂的新方案及实现 | 第36-38页 |
| 3.2.2 测试单元的新方案和实现 | 第38页 |
| 3.2.3 老化测试板的新方案和实现 | 第38-39页 |
| 3.2.4 温控单元的新方案和实现 | 第39-41页 |
| 3.3 对软件提出的方案及实现 | 第41-58页 |
| 3.3.1 测试程序逻辑安排 | 第41-56页 |
| 3.3.2“浸没”设置的实现 | 第56-58页 |
| 3.4 对失效分析方法进行定义 | 第58-63页 |
| 第四章 22纳米高K金属栅极CMOS的老化测试方案 | 第63-72页 |
| 4.1 22纳米CMOS芯片特点 | 第63-64页 |
| 4.2 与32纳米芯片老化测试不同之处分析 | 第64-68页 |
| 4.2.1 对硬件提出的新方案 | 第64-67页 |
| 4.2.2 对软件提出的新方案 | 第67-68页 |
| 4.3 对失效分析进行的新定义 | 第68-70页 |
| 4.4 对22纳米以下器件的“新”老化技术展望 | 第70-72页 |
| 第五章 总结及展望 | 第72-74页 |
| 5.1 论文总结 | 第72-73页 |
| 5.2 下一步工作的展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-78页 |