| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-20页 |
| 1.1 课题背景与研究意义 | 第10-12页 |
| 1.2 国内外发展动态和研究现状 | 第12-19页 |
| 1.2.1 高压LDMOS器件概述 | 第12-17页 |
| 1.2.1.1 RESURF器件的发展 | 第13-14页 |
| 1.2.1.2 SJ器件的发展 | 第14-17页 |
| 1.2.2 曲率结终端技术的发展 | 第17-19页 |
| 1.3 本文的工作 | 第19-20页 |
| 第二章 衬底终端的结构与耐压机理 | 第20-32页 |
| 2.1 横向器件耐压机理 | 第20-21页 |
| 2.2 基于曲率结扩展原理的衬底终端结构 | 第21-28页 |
| 2.2.1 源/漏中心结构的曲率效应分析 | 第23-24页 |
| 2.2.2 衬底终端结构 | 第24-26页 |
| 2.2.3 柱面结与球面结的势场模型 | 第26-28页 |
| 2.3 衬底终端结构的设计思路 | 第28-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 Triple RESURF LDMOS衬底终端结构的研究 | 第32-50页 |
| 3.1 Triple RESURF LDMOS器件设计 | 第32-38页 |
| 3.1.1 器件结构 | 第32-34页 |
| 3.1.2 二维器件仿真 | 第34-37页 |
| 3.1.3 二维工艺仿真 | 第37-38页 |
| 3.2 器件弯道区的设计与仿真 | 第38-42页 |
| 3.3 器件过渡区的设计与仿真 | 第42-44页 |
| 3.4 器件的版图设计及流片测试结果 | 第44-49页 |
| 3.4.1 工艺流程 | 第44-45页 |
| 3.4.2 版图设计 | 第45-46页 |
| 3.4.3 实验结果 | 第46-49页 |
| 3.5 本章小结 | 第49-50页 |
| 第四章 SJ LDMOS衬底终端结构的研究 | 第50-68页 |
| 4.1 直道区的三维器件仿真 | 第51-52页 |
| 4.2 弯道区的二维器件仿真 | 第52-55页 |
| 4.3 过渡区的三维器件仿真 | 第55-61页 |
| 4.3.1 SJ LDMOS的漂移区电阻 | 第55-56页 |
| 4.3.2 LP对器件过渡区耐压的影响 | 第56-57页 |
| 4.3.3 P/N条宽度对器件的影响 | 第57-58页 |
| 4.3.4 P/N条浓度对器件的影响 | 第58-59页 |
| 4.3.5 P/N条结深对器件的影响 | 第59页 |
| 4.3.6 过渡区P/N条顺序对器件的影响 | 第59-61页 |
| 4.4 SJ LDMOS的版图设计及流片测试结果 | 第61-67页 |
| 4.4.1 工艺流程 | 第61-62页 |
| 4.4.2 版图设计 | 第62-64页 |
| 4.4.3 实验结果 | 第64-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第五章 结论 | 第68-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻读硕士学位期间取得的研究成果 | 第74-75页 |