基于FPGA和PC机的网络芯片多接口自动化测试平台设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 课题研究背景与意义 | 第9-10页 |
| 1.2 自动化测试平台的发展历程介绍 | 第10-11页 |
| 1.3 基于FPGA的芯片测试仪器研究现状 | 第11-12页 |
| 1.4 论文章节安排 | 第12-14页 |
| 第二章 测试平台总体方案设计 | 第14-22页 |
| 2.1 测试平台总体架构分析 | 第14-15页 |
| 2.2 硬件设备资源介绍 | 第15-16页 |
| 2.3 软件框架设计 | 第16-17页 |
| 2.3.1 软件开发环境 | 第16-17页 |
| 2.3.2 软件总体框架 | 第17页 |
| 2.4 FPGA加载配置模块方案分析 | 第17-21页 |
| 2.5 本章小结 | 第21-22页 |
| 第三章 测试平台FPGA逻辑设计 | 第22-47页 |
| 3.1 FPGA逻辑顶层设计 | 第22-23页 |
| 3.2 LBS转换模块设计 | 第23-26页 |
| 3.3 RGMⅡ测试模块设计 | 第26-44页 |
| 3.3.1 ibus_wr模块设计 | 第28-29页 |
| 3.3.2 rgmii_tx模块设计 | 第29-34页 |
| 3.3.3 rgmii_rx模块设计 | 第34-41页 |
| 3.3.4 RGMⅡ测试用例设计 | 第41-44页 |
| 3.4 FPGA加载配置模块逻辑设计 | 第44-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第四章 测试平台软件开发 | 第47-65页 |
| 4.1 上位机软件层设计 | 第47-54页 |
| 4.1.1 图形化用户界面 | 第47-48页 |
| 4.1.2 测试管理模块 | 第48-49页 |
| 4.1.3 测试执行模块 | 第49-52页 |
| 4.1.4 测试保存模块 | 第52-54页 |
| 4.2 数据传输层设计 | 第54-58页 |
| 4.2.1 Socket网络通信及应用层协议定义 | 第54-56页 |
| 4.2.2 下行数据传输 | 第56-57页 |
| 4.2.3 上行数据传输 | 第57-58页 |
| 4.3 嵌入式系统层设计 | 第58-64页 |
| 4.3.1 I2C总线及相关模块驱动的实现 | 第59-63页 |
| 4.3.2 FPGA加载配置模块软件驱动的实现 | 第63-64页 |
| 4.4 本章小结 | 第64-65页 |
| 第五章 测试平台系统功能验证 | 第65-73页 |
| 5.1 测试环境搭建 | 第65页 |
| 5.2 上位机软件功能验证 | 第65-67页 |
| 5.3 测试平台功能验证 | 第67-72页 |
| 5.3.1 错误帧接收测试结果 | 第67-68页 |
| 5.3.2 时序容忍度测试结果 | 第68-69页 |
| 5.3.3 频率偏移容忍度测试结果 | 第69页 |
| 5.3.4 前导码接收容忍度测试结果 | 第69-70页 |
| 5.3.5 流量控制功能测试结果 | 第70-71页 |
| 5.3.6 外环回功能测试结果 | 第71页 |
| 5.3.7 前导码和帧间隙调整功能测试结果 | 第71-72页 |
| 5.4 本章小结 | 第72-73页 |
| 总结与展望 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 攻读硕士学位期间取得的研究成果 | 第78-79页 |
| 致谢 | 第79-80页 |
| 附件 | 第80页 |
