| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第一章 绪论 | 第13-16页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 论文主要工作以及内容安排 | 第15-16页 |
| 第二章 生物神经网络概述 | 第16-19页 |
| 2.1 生物神经元 | 第16-17页 |
| 2.2 生物突触 | 第17-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 芯片系统架构及网络拓扑 | 第19-24页 |
| 3.1 地址事件描述协议 | 第19-20页 |
| 3.2 系统架构 | 第20-22页 |
| 3.3 神经芯片网络拓扑结构 | 第22-23页 |
| 3.4 系统工作原理 | 第23页 |
| 3.5 本章小结 | 第23-24页 |
| 第四章 异步电路设计 | 第24-40页 |
| 4.1 握手协议 | 第24-25页 |
| 4.2 数据编码方式 | 第25-27页 |
| 4.3 延迟模型 | 第27-28页 |
| 4.3.1 速度无关电路 | 第27-28页 |
| 4.3.2 延迟不敏感电路 | 第28页 |
| 4.3.3 准延迟不敏感电路 | 第28页 |
| 4.4 基础电路 | 第28-31页 |
| 4.4.1 MullerC单元 | 第28-29页 |
| 4.4.2 非对称C单元 | 第29页 |
| 4.4.3 仲裁器电路 | 第29-30页 |
| 4.4.4 验证有效性电路(Validity) | 第30-31页 |
| 4.5 异步电路模块设计 | 第31-39页 |
| 4.5.1 MERGE模块设计 | 第31-33页 |
| 4.5.2 SPLIT模块设计 | 第33-34页 |
| 4.5.3 CONTROL SPLIT模块设计 | 第34-35页 |
| 4.5.4 异步SRAM阵列设计 | 第35-37页 |
| 4.5.5 异步CAM设计 | 第37-38页 |
| 4.5.6 ENC_ARBITER模块设计 | 第38-39页 |
| 4.6 本章小结 | 第39-40页 |
| 第五章 路由器电路设计 | 第40-50页 |
| 5.1 路由方式 | 第40-41页 |
| 5.2 通信协议 | 第41-42页 |
| 5.3 第一级路由器设计 | 第42-44页 |
| 5.3.1 工作原理 | 第42-43页 |
| 5.3.2 仿真结果 | 第43-44页 |
| 5.4 第二级路由器设计 | 第44-46页 |
| 5.4.1 工作原理 | 第44-45页 |
| 5.4.2 仿真结果 | 第45-46页 |
| 5.5 第三级路由器设计 | 第46-48页 |
| 5.5.1 工作原理 | 第46页 |
| 5.5.2 仿真结果 | 第46-48页 |
| 5.6 三级路由器仿真结果 | 第48-49页 |
| 5.7 本章小结 | 第49-50页 |
| 第六章 神经元电路设计 | 第50-55页 |
| 6.1 神经元模型 | 第50-52页 |
| 6.1.1 Hodgkin Huxley模型 | 第50-51页 |
| 6.1.2 Integrate-and-Fire(I&F)神经元模型 | 第51-52页 |
| 6.2 神经元电路 | 第52-54页 |
| 6.2.1 工作原理 | 第52-53页 |
| 6.2.2 仿真结果 | 第53-54页 |
| 6.3 本章小结 | 第54-55页 |
| 第七章 突触电路设计 | 第55-70页 |
| 7.1 不同突触电路实现 | 第55-60页 |
| 7.1.1 脉冲电流源突触(Pulse Current-Source Synapse) | 第55-56页 |
| 7.1.2 复位放电突触(Reset-and-Discharge Synapse) | 第56-57页 |
| 7.1.3 线性充放电突触(Linear Charge-and-Discharge Synapse) | 第57-58页 |
| 7.1.4 差分对积分器突触(Diff-Pair Integrator Synapse) | 第58-60页 |
| 7.2 短期抑制效应(Short-Term Depression)电路 | 第60-62页 |
| 7.3 Winner-Take-All电路 | 第62-63页 |
| 7.4 突触学习模型 | 第63-64页 |
| 7.5 具有学习功能的突触电路 | 第64-67页 |
| 7.5.1 Weight Update电路 | 第64-65页 |
| 7.5.2 Presynaptic Leaning Control电路 | 第65-66页 |
| 7.5.3 Synapse Output电路 | 第66-67页 |
| 7.6 仿真结果 | 第67-69页 |
| 7.7 本章小结 | 第69-70页 |
| 第八章 总结与展望 | 第70-72页 |
| 8.1 本文研究内容总结 | 第70页 |
| 8.2 研究展望 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 科研成果 | 第76页 |
