| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题研究背景 | 第7-10页 |
| ·传统熔丝的发展和所面临的问题 | 第7-8页 |
| ·eFuse 技术概述和发展前景 | 第8-10页 |
| ·国内外发展现状 | 第10页 |
| ·65nm 工艺特点 | 第10-11页 |
| ·本文工作内容及章节安排 | 第11-13页 |
| ·本文工作内容 | 第11页 |
| ·章节安排 | 第11-13页 |
| 第二章 ECC_eFuse 工作原理 | 第13-21页 |
| ·eFuse 工作原理 | 第13-16页 |
| ·eFuse 的基本原理和电学特性 | 第13-14页 |
| ·eFuse 材料及基本外形结构的选择 | 第14-16页 |
| ·本项目中的 eFuse | 第16-17页 |
| ·本项目中的 eFuse 结构 | 第16页 |
| ·本项目中 eFuse 的编程实现 | 第16-17页 |
| ·ECC 算法简介 | 第17-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 基于 65nm CMOS 工艺的 ECC_eFuse_1KB 电路设计 | 第21-35页 |
| ·ECC_eFuse 顶层结构及仿真环境简介 | 第21-22页 |
| ·ECC_eFuse 顶层结构 | 第21-22页 |
| ·仿真环境 | 第22页 |
| ·译码模块的设计 | 第22-25页 |
| ·解码部分的实现方案 | 第22-23页 |
| ·缓冲器和电平转换电路 | 第23-25页 |
| ·编译模块的设计 | 第25-28页 |
| ·eFuse 单元电路 | 第25-27页 |
| ·1KB 个 eFuse 单元的电路结构设计 | 第27页 |
| ·备用 128bits eFuse 单元的选通及控制 | 第27-28页 |
| ·编译模块的输出设计 | 第28页 |
| ·ECC 模块的设计 | 第28-31页 |
| ·128 位计数器的设计 | 第28-30页 |
| ·缓存器的设计 | 第30页 |
| ·ECC 算法单元设计 | 第30-31页 |
| ·ECC 结果的永久刻录 | 第31页 |
| ·输出模块的设计 | 第31-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 ECC_eFuse 电路的仿真结果 | 第35-43页 |
| ·ECC_eFuse 电路顶层模块的仿真结果 | 第35-38页 |
| ·Pre_Program 仿真结果 | 第35-36页 |
| ·电路读写模式仿真结果 | 第36-38页 |
| ·非激活模式仿真结果 | 第38页 |
| ·ECC_eFuse 关键模块的仿真结果 | 第38-41页 |
| ·译码模块的仿真 | 第38-39页 |
| ·编译模块的仿真 | 第39-40页 |
| ·ECC 模块的仿真 | 第40-41页 |
| ·输出模块的仿真 | 第41页 |
| ·本章小结 | 第41-43页 |
| 第五章 版图设计 | 第43-49页 |
| ·ECC_eFuse 电路的整体版图设计 | 第43-44页 |
| ·各关键模块的版图设计 | 第44-47页 |
| ·译码模块的版图设计 | 第44-45页 |
| ·编译模块的版图设计 | 第45-46页 |
| ·ECC 模块的版图设计 | 第46-47页 |
| ·输出模块的版图设计 | 第47页 |
| ·本章小结 | 第47-49页 |
| 第六章 测试结果分析 | 第49-63页 |
| ·Pre_program 测试 | 第49-50页 |
| ·Post_program 测试 | 第50-52页 |
| ·eFuse 可靠性测试 | 第52-61页 |
| ·TC 测试 | 第52-54页 |
| ·HTS 测试 | 第54-59页 |
| ·HAST 测试 | 第59-60页 |
| ·三种测试结果总结 | 第60-61页 |
| ·本章小结 | 第61-63页 |
| 第七章 总结 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |