IP核及其集成技术的研究
| 第一章 绪论 | 第1-25页 |
| ·微电子技术发展概述 | 第13页 |
| ·EDA技术的发展及特点 | 第13-15页 |
| ·EDA技术的发展 | 第14页 |
| ·EDA技术的特点 | 第14-15页 |
| ·SoC和IP复用技术 | 第15-23页 |
| ·SoC与IP产业的出现 | 第15-16页 |
| ·SoC与IP产业的发展 | 第16-17页 |
| ·SoC设计 | 第17-21页 |
| ·SoC设计特点 | 第17-18页 |
| ·SoC设计技术 | 第18-20页 |
| ·基于IP的SoC设计流程 | 第20-21页 |
| ·国际标准化组织VSIA与IP核的标准化 | 第21-23页 |
| ·课题来源及意义 | 第23-24页 |
| ·内容安排 | 第24-25页 |
| 第二章 IIS总线接口的设计 | 第25-40页 |
| ·IIS总线协议简介 | 第25-26页 |
| ·IIS总线接口的顶层设计 | 第26-30页 |
| ·内部通讯协议设计 | 第28-29页 |
| ·IIS接口的顶层设计与模块划分 | 第29-30页 |
| ·IIS接口的第二层设计 | 第30-40页 |
| ·接收器的设计 | 第31-33页 |
| ·声道启动信号的设计 | 第31-32页 |
| ·移位寄存器与隔离寄存器的设计 | 第32-33页 |
| ·组合器的设计 | 第33-36页 |
| ·发送器功能块的设计 | 第36-38页 |
| ·PCI-Master通讯协议的状态机实现 | 第36-37页 |
| ·FIFO动态调整的设计 | 第37页 |
| ·8x32位FIFO的设计 | 第37-38页 |
| ·寄存器功能块的设计 | 第38-40页 |
| 第三章 IIS总线接口的仿真和综合 | 第40-61页 |
| ·IIS总线接口的仿真 | 第40-51页 |
| ·仿真的分类 | 第41-42页 |
| ·仿真平台 | 第42页 |
| ·IIS总线接口的RTL仿真 | 第42-51页 |
| ·测试计划 | 第43页 |
| ·测试内容 | 第43-51页 |
| ·IIS总线接口的综合 | 第51-61页 |
| ·综合的基本概念 | 第51-53页 |
| ·综合约束条件的设置 | 第53-59页 |
| ·综合环境设置 | 第53-54页 |
| ·综合优化约束设置 | 第54-58页 |
| ·设计规则约束设置 | 第58-59页 |
| ·综合报告分析 | 第59-61页 |
| 第四章 C310硬核IP的设计 | 第61-75页 |
| ·C*Core的微架构 | 第61-69页 |
| ·C*Core的主要特征及参数 | 第61-62页 |
| ·C*Core的指令流水线结构 | 第62-63页 |
| ·C*Core的接口信号 | 第63-66页 |
| ·MLB信号 | 第64-65页 |
| ·其它处理器信号 | 第65-66页 |
| ·C*Core的传输操作 | 第66-69页 |
| ·C*Core硬核IP的设计 | 第69-75页 |
| ·C*Core后端设计的一种新方法 | 第69-73页 |
| ·PC与SE结合的总体设计流程 | 第70页 |
| ·PC和SE结合的具体设计流程 | 第70-72页 |
| ·PC和SE之间连接文件的转换 | 第72-73页 |
| ·GCF的产生 | 第73-75页 |
| 第五章 C310和IIS的系统集成 | 第75-85页 |
| ·C*Core与IIS接口的通迅 | 第75-76页 |
| ·外设总线(IP Bus)及其接口 | 第76-78页 |
| ·IP Bus接口的基本特征 | 第76页 |
| ·IP Bus接口信号 | 第76-78页 |
| ·IP Bus与IP的连接 | 第78-85页 |
| ·PVCI协议简介 | 第78页 |
| ·PVCI信号说明 | 第78-80页 |
| ·PVCI外设总线协议 | 第80-82页 |
| ·读操作时序 | 第80-81页 |
| ·写操作时序 | 第81-82页 |
| ·基于状态机的接口封装技术 | 第82-85页 |
| ·PVCI与从PCI内侧协议信号 | 第83页 |
| ·基于状态机的PVCI与从PCI内侧协议接口 | 第83-84页 |
| ·仿真 | 第84-85页 |
| 第六章 结束语 | 第85-87页 |
| ·论文工作总结 | 第85页 |
| ·设想与展望 | 第85-87页 |
| 参考文献 | 第87-88页 |
