缓解NBTI效应引起的集成电路老化技术研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第11-19页 |
| 1.1 研究背景及意义 | 第11-15页 |
| 1.2 NBTI效应的国内外研究现状 | 第15-17页 |
| 1.2.1 NBTI效应预测技术 | 第15页 |
| 1.2.2 NBTI效应的防护技术 | 第15-17页 |
| 1.3 本文的研究工作内容 | 第17页 |
| 1.3.1 课题来源 | 第17页 |
| 1.3.2 研究内容及主要创新点 | 第17页 |
| 1.4 论文的组织结构 | 第17-19页 |
| 2 电路老化基础知识 | 第19-31页 |
| 2.1 NBTI效应及建模 | 第19-25页 |
| 2.1.1 NBTI效应 | 第19-22页 |
| 2.1.2 NBTI建模 | 第22-25页 |
| 2.2 SPICE仿真工具 | 第25-28页 |
| 2.2.1 HSPICE的简介与使用流程 | 第25-27页 |
| 2.2.2 HSPICE的常用语句介绍 | 第27-28页 |
| 2.2.3 DC工具简介 | 第28页 |
| 2.3 静态时序分析软件 | 第28-30页 |
| 2.4 本章小结 | 第30-31页 |
| 3 经典的缓解NBTI效应引起的电路老化技术 | 第31-41页 |
| 3.1 长期NBTI效应预测模型分析 | 第31-32页 |
| 3.2 输入向量控制技术(IVC) | 第32-36页 |
| 3.2.1 单输入向量控制(S-IVC) | 第32-34页 |
| 3.2.2 多输入向量控制(M-IVC) | 第34-36页 |
| 3.3 门替换技术(GR) | 第36-38页 |
| 3.4 插入传输门技术(TG-Based) | 第38-40页 |
| 3.5 本章小结 | 第40-41页 |
| 4 基于路径相关性的TG-based缓解电路老化 | 第41-53页 |
| 4.1 现有方法存在的问题 | 第41-44页 |
| 4.2 解决方案的提出 | 第44-45页 |
| 4.3 获取潜在关键路径集合 | 第45页 |
| 4.4 获取保护路径集合 | 第45-46页 |
| 4.4.1 本文所用的晶体管老化时延模型 | 第45-46页 |
| 4.4.2 保护路径集合的获取 | 第46页 |
| 4.5 获取关键门集合 | 第46-48页 |
| 4.6 插入传输门算法 | 第48-49页 |
| 4.7 实验结果与分析 | 第49-51页 |
| 4.7.1 实验条件 | 第49-50页 |
| 4.7.2 实验结果分析 | 第50-51页 |
| 4.8 本章小结 | 第51-53页 |
| 5 总结与展望 | 第53-55页 |
| 5.1 本文工作总结 | 第53-54页 |
| 5.2 未来工作展望 | 第54-55页 |
| 参考文献 | 第55-61页 |
| 致谢 | 第61-63页 |
| 作者简介及读研期间主要科研成果 | 第63-64页 |
