基于区域分割和自测向量生成技术的硬件木马检测方法
摘要 | 第3-4页 |
Abstract | 第4页 |
第一章 绪论 | 第8-12页 |
1.1 研究背景 | 第8-9页 |
1.2 研究意义 | 第9-10页 |
1.3 国内外研究现状 | 第10页 |
1.4 论文结构与内容 | 第10-12页 |
第二章 硬件木马概述 | 第12-22页 |
2.1 硬件木马的定义与分类 | 第12-13页 |
2.2 硬件木马的基本结构研究 | 第13-15页 |
2.3 硬件木马检测技术研究 | 第15-19页 |
2.3.1 破坏性检测 | 第15页 |
2.3.2 侧信道探测 | 第15-18页 |
2.3.3 逻辑测试 | 第18-19页 |
2.4 硬件木马防御技术研究 | 第19-21页 |
2.4.1 逻辑欺骗技术 | 第19-20页 |
2.4.2 电路模糊技术 | 第20页 |
2.4.3 失效对抗技术 | 第20页 |
2.4.4 芯片自毁技术 | 第20-21页 |
2.5 本章小结 | 第21-22页 |
第三章 目标PCS电路设计与仿真 | 第22-37页 |
3.1 背景技术研究 | 第22-23页 |
3.1.1 OSI模型研究 | 第22页 |
3.1.2 PCI Express协议研究 | 第22-23页 |
3.1.3 物理层功能研究 | 第23页 |
3.2 PCS结构与功能研究 | 第23-25页 |
3.2.1 PCS结构研究 | 第23-24页 |
3.2.2 PCS功能研究 | 第24-25页 |
3.3 8B/10B编解码模块设计 | 第25-27页 |
3.3.1 8B/10B编码模块 | 第25-26页 |
3.3.2 8B/10B解码模块 | 第26-27页 |
3.4 缓冲单元设计 | 第27-31页 |
3.4.1 发送缓冲单元设计 | 第27-28页 |
3.4.2 接收缓冲单元设计 | 第28-31页 |
3.5 COM符号锁定模块 | 第31-32页 |
3.6 伪随机码检测模块 | 第32-33页 |
3.7 CRC校验单元 | 第33-34页 |
3.8 模块仿真验证 | 第34-36页 |
3.8.1 8B/10B编解码模块 | 第34-35页 |
3.8.2 缓冲单元仿真 | 第35页 |
3.8.3 COM符号锁定 | 第35页 |
3.8.4 PRBS-7 电路仿真 | 第35-36页 |
3.9 本章小结 | 第36-37页 |
第四章 区域分割技术研究与验证 | 第37-54页 |
4.1 区域分割技术原理 | 第37-38页 |
4.2 区域分割设计方法 | 第38-39页 |
4.3 门控时钟设计研究 | 第39-42页 |
4.3.1 门控时钟概念与分类 | 第39-40页 |
4.3.2 门控时钟单元设计 | 第40页 |
4.3.3 门控时钟分频设计 | 第40-41页 |
4.3.4 门控时钟实现 | 第41-42页 |
4.4 门控电源研究 | 第42-46页 |
4.4.1 保持寄存器 | 第43-44页 |
4.4.2 隔离单元 | 第44-46页 |
4.5 硬件木马设计与仿真 | 第46-47页 |
4.6 区域分割技术的仿真验证 | 第47-51页 |
4.6.1 仿真环境配置 | 第47-48页 |
4.6.2 仿真结果与分析 | 第48-51页 |
4.7 硬件木马实测验证 | 第51-53页 |
4.7.1 FPGA实测平台介绍 | 第51-52页 |
4.7.2 硬件木马实测结果与分析 | 第52-53页 |
4.8 本章小结 | 第53-54页 |
第五章 自测向量生成技术研究与验证 | 第54-63页 |
5.1 自测向量研究现状 | 第54-55页 |
5.2 自测序列优化码生成器 | 第55-58页 |
5.2.1 自测序列优化码 | 第55页 |
5.2.2 自测序列优化码原理证明 | 第55-56页 |
5.2.3 节点覆盖率最高的自测序列 | 第56-57页 |
5.2.4 硬件结构设计 | 第57-58页 |
5.3 最优自测向量生成器设计 | 第58-59页 |
5.4 实际电路验证与分析 | 第59-60页 |
5.5 硬件木马检测 | 第60-62页 |
5.6 本章小结 | 第62-63页 |
第六章 总结与展望 | 第63-64页 |
6.1 全文总结 | 第63页 |
6.2 前景展望 | 第63-64页 |
致谢 | 第64-65页 |
参考文献 | 第65-69页 |
附录: 作者在攻读硕士学位期间发表的论文 | 第69页 |