符合PCIe2.0规范的时钟数据恢复电路设计
| 摘要 | 第1-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题背景及研究意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·论文的主要内容和章节安排 | 第12-13页 |
| 第2章 时钟数据恢复(CDR)电路概述 | 第13-28页 |
| ·CDR电路的基本原理 | 第13-14页 |
| ·典型CDR电路结构 | 第14-24页 |
| ·锁相环(PLL)型CDR | 第15-18页 |
| ·延迟锁相环(DLL)型CDR | 第18-19页 |
| ·相位插值(PI)型CDR | 第19-20页 |
| ·注入锁定型CDR | 第20页 |
| ·过采样型CDR | 第20-21页 |
| ·门控振荡型CDR | 第21-22页 |
| ·高Q值的带通滤波器型CDR | 第22-23页 |
| ·各种结构对比 | 第23-24页 |
| ·CDR电路关键性能指标 | 第24-28页 |
| ·信噪比 | 第25页 |
| ·抖动 | 第25-26页 |
| ·误码率和眼图 | 第26-28页 |
| 第3章 符合PCIe2.0的CDR行为级建模 | 第28-50页 |
| ·电路结构改进 | 第28-31页 |
| ·行为级建模 | 第31-37页 |
| ·BBPD线性建模 | 第32-34页 |
| ·数字环路滤波器(DLF)线性建模 | 第34-36页 |
| ·数相转换器(DPC)线性建模 | 第36-37页 |
| ·传递函数推导 | 第37-42页 |
| ·闭环传递函数 | 第37-41页 |
| ·抖动容限函数 | 第41-42页 |
| ·Simulink仿真 | 第42-50页 |
| ·闭环传递函数仿真 | 第43-46页 |
| ·抖动容限函数仿真 | 第46-47页 |
| ·锁定时间仿真 | 第47-50页 |
| 第4章 符合PCIe2.0的CDR电路设计 | 第50-87页 |
| ·半速率BBPD电路设计 | 第51-64页 |
| ·采样器 | 第54-59页 |
| ·对齐模块 | 第59-60页 |
| ·逻辑组合电路模块 | 第60-61页 |
| ·BBPD整体仿真 | 第61-64页 |
| ·数字环路滤波器(DLF)电路设计 | 第64-72页 |
| ·多数表决(MV)电路 | 第65-67页 |
| ·比例积分型滤波器及积分器 | 第67-71页 |
| ·数字环路滤波器整体仿真 | 第71-72页 |
| ·数相转换器(DPC)电路设计 | 第72-82页 |
| ·电流舵DAC | 第75-78页 |
| ·四路正交开关跨导混频器 | 第78-80页 |
| ·数相转换器(DPC)整体仿真 | 第80-82页 |
| ·频数可选分频器电路设计 | 第82-83页 |
| ·CDR整体电路前仿 | 第83-87页 |
| 第5章 CDR版图设计及后仿 | 第87-95页 |
| ·集成电路版图设计基本知识 | 第87-89页 |
| ·噪声考虑 | 第87-88页 |
| ·串扰效应 | 第88页 |
| ·天线效应 | 第88-89页 |
| ·匹配 | 第89页 |
| ·CDR版图设计 | 第89-90页 |
| ·后仿结果 | 第90-95页 |
| 第6章 总结与展望 | 第95-97页 |
| ·总结 | 第95-96页 |
| ·展望 | 第96-97页 |
| 参考文献 | 第97-101页 |
| 致谢 | 第101-103页 |
| 攻读硕士期间取得的研究成果 | 第103页 |
